JPH06338507A - 半導体基板、固体撮像装置及びこれらの製造方法 - Google Patents

半導体基板、固体撮像装置及びこれらの製造方法

Info

Publication number
JPH06338507A
JPH06338507A JP6023145A JP2314594A JPH06338507A JP H06338507 A JPH06338507 A JP H06338507A JP 6023145 A JP6023145 A JP 6023145A JP 2314594 A JP2314594 A JP 2314594A JP H06338507 A JPH06338507 A JP H06338507A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
manufacturing
carbon
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6023145A
Other languages
English (en)
Other versions
JP3384506B2 (ja
Inventor
Ritsuo Takizawa
律夫 滝澤
Takahisa Kusaka
卓久 日下
Takayoshi Higuchi
孝良 樋口
Hideo Kanbe
秀夫 神戸
Masanori Ohashi
正典 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02314594A priority Critical patent/JP3384506B2/ja
Priority to KR1019940006350A priority patent/KR100328188B1/ko
Publication of JPH06338507A publication Critical patent/JPH06338507A/ja
Priority to US08/636,887 priority patent/US5734195A/en
Priority to US08/651,656 priority patent/US5874348A/en
Priority to US09/084,006 priority patent/US6140213A/en
Application granted granted Critical
Publication of JP3384506B2 publication Critical patent/JP3384506B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 不純物及び結晶欠陥を強力にゲッタリングす
ることができ且つゲッタリング能力が長く持続する半導
体基板及び固体撮像装置を製造する。 【構成】 酸素濃度が１．５×１０18原子ｃｍ-3のＳｉ
基板であるＣＺ基板１１に炭素１４をイオン注入して、
炭素注入領域１５を形成する。そして、このＣＺ基板１
１上にＳｉエピタキシャル層１６を形成して、エピタキ
シャル基板１７を完成させる。イオン注入した炭素１４
が酸素の析出を加速して高密度の結晶欠陥を形成し、こ
の結晶欠陥がゲッタリングサイトになる。また、Ｓｉと
炭素１４とで共有結合半径が異なることによって応力が
発生し、この応力自体もゲッタリングサイトになる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願の発明は、半導体装置、特
に、固体撮像装置を形成するための半導体基板及びこれ
らの製造方法に関するものである。
【０００２】
【従来の技術】半導体装置を形成するための半導体基板
としては、ＣＺ法で成長させたＣＺ基板や、ＭＣＺ法で
成長させたＭＣＺ基板や、これらのＣＺ基板やＭＣＺ基
板の表面にエピタキシャル層を形成したエピタキシャル
基板等が従来から用いられている。
【０００３】一方、半導体装置の形成工程は現在ではク
ラス１００以下の超クリーンルーム内で行われている
が、ガス、水や半導体製造装置等からの不純物による半
導体基板の汚染を完全には避けることができない。しか
も、半導体基板の表面にエピタキシャル層を形成する工
程で半導体基板に導入される不純物の量は、半導体装置
の形成工程で導入される不純物の量よりも更に多い。
【０００４】不純物や結晶欠陥が半導体基板の素子活性
領域に存在していると、半導体装置の品質及び特性が著
しく劣化する。また、不純物や結晶欠陥が半導体基板に
存在していると、α線等の放射線による照射損傷を半導
体基板が受け易く、この損傷によって半導体装置の品質
及び特性が更に劣化する。
【０００５】そこで、これらの不純物や結晶欠陥を素子
活性領域から除去するために、イントリンシックゲッタ
リング（ＩＧ）やエクストリンシックゲッタリング（Ｅ
Ｇ）が従来から行われている。図２、３は、これらの処
理を施したエピタキシャル基板等に形成した半導体装置
の特性を示している。
【０００６】これらの図２、３の結果を得るために、ま
ず、ゲッタリングを行っていないＣＺ基板と、ＥＧを行
ったＣＺ基板と、ＩＧを行ったＣＺ基板とに、同時にエ
ピタキシャル層を形成した。この場合のＥＧは、６２０
℃の温度のＣＶＤ法で膜厚が１．５μｍの多結晶Ｓｉ膜
をＣＺ基板の裏面に形成して行った。また、ＩＧは、１
１００℃、１．５時間の熱処理と、６５０℃、１０時間
の熱処理と、１０５０℃、２時間の熱処理とを順次に加
え、酸素の析出でＣＺ基板の内部に結晶欠陥を発生させ
て行った。
【０００７】そして、これらのエピタキシャル基板に、
膜厚が２０ｎｍのＳｉＯ2 膜から成るゲート絶縁膜とＡ
ｌ膜から成るゲート電極とを有するＭＯＳキャパシタ
と、ＣＣＤ撮像装置とを形成した。図２は、このＭＯＳ
キャパシタを用いたＣ−ｔ法で求めた発生寿命を、ＣＺ
基板における測定値を１として規格化した値として示し
ている。図３は、ＣＣＤ撮像装置の白傷欠陥の数を、Ｍ
ＣＺ基板における測定値を１として規格化した値として
示している。なお、この白傷欠陥は、不純物等に起因す
る暗電流に相当している。
【０００８】
【発明が解決しようとする課題】ところが、これらの図
２、３から明らかな様に、エピタキシャル基板では、Ｅ
ＧやＩＧを行っても、発生寿命はＣＺ基板と大差がな
く、白傷欠陥の数に至ってはＭＣＺ基板程度にまでも低
減させることができていない。一方、ＣＺ基板やＭＣＺ
基板でも、基板のみならず基板の表面に形成したゲート
絶縁膜にも欠陥が存在しており、ゲート絶縁膜の耐圧劣
化に起因する電流リークや界面準位の増大によって、Ｃ
ＣＤ撮像装置における転送不良等が生じている。
【０００９】
【課題を解決するための手段】請求項１の半導体基板１
７は、半導体基板１１の表面１２にエピタキシャル層１
６が形成されており、前記半導体基板１１を形成してい
る第１の元素以外で且つこの第１の元素と同族の第２の
元素１４が前記表面１２よりも前記半導体基板１１側に
ピーク濃度を有して存在しており、このピーク濃度が１
×１０16原子ｃｍ-3以上であることを特徴としている。
【００１０】請求項２の半導体基板１７は、請求項１の
半導体基板１７において、前記半導体基板１１がＳｉ基
板であり、前記第２の元素１４が炭素であることを特徴
としている。
【００１１】請求項３の固体撮像装置は、請求項１また
は２の半導体基板１７に形成されていることを特徴とし
ている。
【００１２】請求項４の半導体基板１７の製造方法は、
半導体基板１１を形成している第１の元素以外で且つこ
の第１の元素と同族の第２の元素１４を少なくとも含ん
でいるイオンを前記半導体基板１１に注入する工程と、
前記注入を行った前記半導体基板１１の表面にエピタキ
シャル層１６を形成する工程とを有することを特徴とし
ている。
【００１３】請求項５の半導体基板１７の製造方法は、
請求項４の半導体基板１７の製造方法において、前記半
導体基板１１がＳｉ基板であることを特徴としている。
【００１４】請求項６の半導体基板１７の製造方法は、
請求項５の半導体基板１７の製造方法において、前記第
２の元素１４が炭素であり、この炭素のイオンを５×１
０13〜５×１０15ｃｍ-2のドーズ量で注入することを特
徴としている。
【００１５】請求項７の半導体基板１７の製造方法は、
請求項４〜６の何れかの半導体基板１７の製造方法にお
いて、エピタキシャル成長温度におけるエピタキシャル
成長と前記エピタキシャル成長温度の１／２以下の温度
への冷却とを順次に複数回繰り返すことによって、前記
エピタキシャル層１６を形成することを特徴としてい
る。
【００１６】請求項８の半導体基板１７の製造方法は、
請求項４〜７の何れかの半導体基板１７の製造方法にお
いて、前記半導体基板１１が固溶限界以上の酸素を含有
していることを特徴としている。
【００１７】請求項９の半導体基板の製造方法は、酸素
濃度が８×１０17原子ｃｍ-3以上の半導体基板を１．０
ｍｍ分-1以下の結晶成長速度で製造することを特徴とし
ている。
【００１８】請求項１０の固体撮像装置の製造方法は、
請求項４〜９の何れかの方法で半導体基板１７を製造
し、この半導体基板１７に固体撮像装置を形成すること
を特徴としている。
【００１９】
【作用】請求項１、２の半導体基板１７及び請求項３の
固体撮像装置では、１×１０16原子ｃｍ-3以上のピーク
濃度で半導体基板１１内に存在している第２の元素１４
が酸素の析出を加速して半導体基板１１に高密度の結晶
欠陥を形成しており、この結晶欠陥がゲッタリングサイ
トになっている。また、半導体基板１１を形成している
第１の元素とこの半導体基板１１内に存在している第２
の元素１４とで共有結合半径が異なることによって応力
が発生しており、この応力自体もゲッタリングサイトに
なっている。
【００２０】このため、半導体基板１１中に元々存在し
ている不純物及び結晶欠陥や、エピタキシャル層１６を
形成する際及びその後に固体撮像装置等の半導体装置を
形成する際に導入される不純物及び結晶欠陥が、強力に
ゲッタリングされており、且つゲッタリング能力が長く
持続する。
【００２１】しかも、第２の元素１４は半導体基板１１
の表面１２よりも半導体基板１１側にピーク濃度を有し
ているので、この表面１２の結晶性の劣化が少なく、こ
の表面１２に形成されているエピタキシャル層１６の結
晶性の劣化も少ない。
【００２２】請求項４、５の半導体基板１７の製造方法
では、半導体基板１１にイオン注入した第２の元素１４
が酸素の析出を加速して半導体基板１１に高密度の結晶
欠陥を形成し、この結晶欠陥がゲッタリングサイトにな
る。また、半導体基板１１を形成している第１の元素と
この半導体基板１１にイオン注入した第２の元素１４と
で共有結合半径が異なることによって応力が発生し、こ
の応力自体もゲッタリングサイトになる。
【００２３】このため、半導体基板１１中に元々存在し
ている不純物及び結晶欠陥や、エピタキシャル層１６を
形成する工程及びその後に半導体装置を形成する工程で
導入される不純物及び結晶欠陥を、強力にゲッタリング
することができ、且つゲッタリング能力が長く持続する
半導体基板１７を製造することができる。
【００２４】請求項６の半導体基板１７の製造方法で
は、第２の元素１４のドーズ量が５×１０13ｃｍ-2以上
であるので、この第２の元素１４のイオン注入による高
密度の結晶欠陥の形成と応力の発生とを十分に行うこと
ができ、ゲッタリング能力が高い半導体基板１７を製造
することができる。しかも、第２の元素１４のドーズ量
が５×１０15ｃｍ-2以下であるので、半導体基板１１の
表面１２の結晶性の劣化が少なく、この表面１２に形成
するエピタキシャル層１６の結晶性の劣化も少ない。
【００２５】請求項７の半導体基板１７の製造方法で
は、エピタキシャル層１６の形成に際して複数回の熱履
歴が加えられるので、第２の元素１４のイオン注入によ
って半導体基板１１に形成された高密度の結晶欠陥が更
に成長し、ゲッタリング能力が高い半導体基板１７を製
造することができる。
【００２６】請求項８の半導体基板１７の製造方法で
は、半導体基板１１へ第２の元素１４をイオン注入する
に際して酸素の析出を更に加速して更に高密度の結晶欠
陥を形成することができるので、ゲッタリング能力が更
に高い半導体基板１７を製造することができる。
【００２７】請求項９の半導体基板の製造方法では、結
晶成長時に導入される点欠陥やそのクラスタ等が本来的
に少なく、しかも不純物及び結晶欠陥が存在していても
析出させた酸素によってこれらの不純物及び結晶欠陥を
強力にゲッタリングすることができる半導体基板を製造
することができる。
【００２８】請求項１０の固体撮像装置の製造方法で
は、ゲッタリング能力が強力で且つゲッタリング能力が
長く持続する半導体基板１７に固体撮像装置を製造する
ことができる。
【００２９】
【実施例】以下、本願の発明の第１及び第２実施例を、
図１〜６を参照しながら説明する。図１が、第１実施例
を示している。この第１実施例では、図１（ａ）に示す
様に、ＣＺ法で成長させたＳｉ基板であるＣＺ基板１１
を準備する。このＣＺ基板１１では、＜１００＞面をミ
ラー表面１２としてあり、抵抗率が１〜１０Ωｃｍであ
り、酸素濃度が１．５×１０18原子ｃｍ-3である。そし
て、このＣＺ基板１１を、まずＮＨ4 ＯＨ／Ｈ2 Ｏ2 水
溶液で洗浄し、更にＨＣｌ／Ｈ2 Ｏ2 水溶液で洗浄す
る。
【００３０】次に、１０００℃の温度でドライ酸化を行
って、図１（ｂ）に示す様に、膜厚が２０ｎｍ程度のＳ
ｉＯ2 膜１３をミラー表面１２に形成する。そして、Ｓ
ｉＯ2 膜１３を介してミラー表面１２から、８００ｋｅ
Ｖの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で、
炭素１４をＣＺ基板１１にイオン注入する。このときの
炭素１４の、投影飛程距離は１．３μｍ程度であり、ピ
ーク濃度は１×１０18原子ｃｍ-3程度である。
【００３１】次に、Ｎ2 雰囲気中で１０００℃、１０分
間のアニールを施す。この結果、図１（ｃ）に示す様
に、ＣＺ基板１１のミラー表面１２よりも深い位置にピ
ーク濃度を有する炭素注入領域１５が形成される。この
炭素注入領域１５中における炭素１４のピーク濃度は、
１×１０16原子ｃｍ-3以上であればよい。
【００３２】その後、ＨＦ／ＮＨ4 Ｆ水溶液でＳｉＯ2
膜１３を除去する。そして、ＳｉＨＣｌ3 ガスを用い
て、１１５０℃程度の温度で、抵抗率が２０〜３０Ωｃ
ｍ程度のＳｉエピタキシャル層１６を、ミラー表面１２
上に１０μｍ程度の厚さに成長させて、エピタキシャル
基板１７を完成させる。
【００３３】なお、炭素注入領域１５中における炭素１
４のピーク濃度の位置をミラー表面１２よりも深い位置
にするのは、ピーク濃度の位置をミラー表面１２にする
と、ミラー表面１２の結晶性が劣化して、このミラー表
面１２上に成長させるＳｉエピタキシャル層１６の結晶
性も劣化するからである。また、炭素１４のイオン注入
後にＮ2 雰囲気中でアニールを行うのは、後にミラー表
面１２上にＳｉエピタキシャル層１６を成長させるの
で、イオン注入で非晶質化されたミラー表面１２の近傍
部における結晶性を回復させるためである。
【００３４】更に、ミラー表面１２にＳｉＯ2 膜１３を
形成するのは、炭素１４をイオン注入する際に、チャネ
リングが発生するのを防止すると共に、ミラー表面１２
がスパッタリングされるのを防止するためである。但
し、ＳｉＯ2 膜１３とＮ2 雰囲気中でのアニールとは、
炭素１４をイオン注入する際の加速エネルギやドーズ量
によっては、必ずしも必要ではない。
【００３５】図２、３には、この第１実施例のエピタキ
シャル基板１７を用いて測定した値も示されている。な
お、図２、３に示されている従来例のエピタキシャル基
板を形成するためのＣＺ基板と、この第１実施例のエピ
タキシャル基板１７を形成するためのＣＺ基板１１と
は、同じ仕様である。これらの図２、３から明らかな様
に、発生寿命はＣＺ基板の１．４倍程度に改善されてお
り、白傷欠陥の数はＭＣＺ基板の１／２程度に改善され
ている。つまり、エピタキシャル基板１７では、半導体
装置を形成した後でもゲッタリング能力が有効に機能し
ている。
【００３６】なお、以上の第１実施例では、８００ｋｅ
Ｖの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で炭
素１４をＣＺ基板１１にイオン注入しているが、図４
は、これらの条件のうちでドーズ量のみを種々に変化さ
せて得た、炭素１４のドーズ量と、エピタキシャル基板
１７に形成したＣＣＤ撮像装置の白傷欠陥の数との関係
を示している。
【００３７】図４も、図３と同様に、ＭＣＺ基板に形成
したＣＣＤ撮像装置の白傷欠陥の数を１として規格化し
た値を示している。但し、図３が対数グラフであるのに
対して、図４は線型グラフである。この図４から、炭素
１４をイオン注入しさえすればＭＣＺ基板よりも白傷欠
陥の数が少なくなるが、ドーズ量が５×１０13ｃｍ-2以
上の場合に白傷欠陥の数が特に少なくて炭素１４のイオ
ン注入によるゲッタリング効果が大きいことが分かる。
【００３８】但し、炭素１４のドーズ量が５×１０15ｃ
ｍ-2を超えると、ＣＺ基板１１のミラー表面１２の結晶
性が劣化して、このミラー表面１２上に成長させるＳｉ
エピタキシャル層１６の結晶性も劣化する。従って、炭
素１４のドーズ量としては、５×１０13〜５×１０15ｃ
ｍ-2の範囲が好ましい。
【００３９】また、上述の第１実施例では、８００ｋｅ
Ｖの加速エネルギで炭素１４をイオン注入しているが、
この加速エネルギを４００ｋｅＶにしても、炭素１４の
イオン注入によるゲッタリング効果は８００ｋｅＶの場
合と同じであり、２００ｋｅＶにしても、ゲッタリング
効果はやはり８００ｋｅＶの場合と同じであると考えら
れる。
【００４０】従って、炭素１４を低エネルギでイオン注
入する様にすれば、一般に用いられている高電流イオン
注入装置を使用することができ、且つＣ2+に比べて約１
０倍の電流を得ることができるＣ+ を使用することがで
きるので、スループットを約１０倍に向上させることが
できる。
【００４１】なお、加速エネルギを４００ｋｅＶ及び２
００ｋｅＶにした場合の炭素１４の投影飛程距離は、夫
々０．７５μｍ程度及び０．４０μｍ程度であり、何れ
の場合も、８００ｋｅＶの場合と同様に、ＣＺ基板１１
のミラー表面１２よりも深い位置にピーク濃度を有する
炭素注入領域１５を形成することができる。
【００４２】また、上述の第１実施例では、ＣＺ基板１
１のミラー表面１２上にＳｉエピタキシャル層１６を一
時に成長させているが、エピタキシャル成長温度でＳｉ
エピタキシャル層１６を所定の膜厚まで成長させてから
一旦エピタキシャル成長温度の１／２以下の温度まで冷
却するという一連の工程を２回以上繰り返すことによっ
て、所望の膜厚のＳｉエピタキシャル層１６を形成して
もよい。
【００４３】この様にすると、Ｓｉエピタキシャル層１
６の形成に際して２回以上の熱履歴が加えられるので、
炭素１４のイオン注入によってＣＺ基板１１に形成され
た結晶欠陥が更に成長し、エピタキシャル基板１７のゲ
ッタリング能力が更に高くなる。
【００４４】また、上述の第１実施例では、エピタキシ
ャル基板１７のゲッタリング能力を高めるために、炭素
１４のイオン注入のみを行っているが、ＣＺ基板１１の
裏面に多結晶Ｓｉ膜やリンガラス膜を形成すること等に
よって行うＥＧを併用すると、ゲッタリング能力を更に
高めることができる。
【００４５】また、上述の第１実施例では、Ｓｉ基板で
あるＣＺ基板１１に炭素１４のみをイオン注入している
が、ＩＶ族元素であるＧｅ、Ｓｎ、Ｐｂ等を炭素１４の
代わりにイオン注入してもよく、ＩＶ族以外の元素を炭
素１４等のＩＶ族元素と同時にイオン注入してもよい。
また、この第１実施例では、Ｓｉ基板であるＣＺ基板１
１を用いているが、ＭＣＺ基板を用いてもよく、Ｓｉ基
板以外の基板を用いてもよい。Ｓｉ基板以外の基板を用
いる場合は、基板を形成している元素とは異なるがこの
元素と同族で電気的に中性な元素を少なくともイオン注
入する。
【００４６】また、上述の第１実施例では、ＳｉＨＣｌ
3 を用いてＳｉエピタキシャル層１６を成長させている
が、ＳｉＣｌ4 、ＳｉＨ2 Ｃｌ2 、ＳｉＨ3 Ｃｌまたは
ＳｉＨ4 をＳｉＨＣｌ3 の代わりに用いてもよく、特に
ＳｉＨ4 を用いると半導体装置の特性が更に良くなるこ
とが判明している。
【００４７】次に、第２実施例を説明する。この第２実
施例では、ＭＣＺ法によるＳｉ結晶の成長速度を０．５
ｍｍ分-1に設定して、酸素濃度が１×１０18原子ｃｍ-3
であり、＜１００＞面をミラー表面とし、抵抗率が２０
Ωｃｍ程度であるＳｉ基板を作成した。そして、このＳ
ｉ基板に、膜厚が２０ｎｍのＳｉＯ2 膜から成るゲート
絶縁膜とＡｌ膜から成るゲート電極とを有するＭＯＳキ
ャパシタと、ＣＣＤ撮像装置とを形成した。
【００４８】この第２実施例で製造したＳｉ基板を、従
来例で製造したＳｉ基板と比較すると、ＭＯＳキャパシ
タのＳｉＯ2 膜耐圧の良品率は４倍程度に改善されてお
り、ＣＣＤ撮像装置の白傷欠陥の数も１／５以下に改善
されている。なお、この第２実施例ではＭＣＺ法でＳｉ
結晶を成長させたが、ＣＺ法でも同様の効果を期待する
ことができる。
【００４９】図５は、第２実施例におけるＳｉ基板の酸
素濃度を更に種々に変化させて得た、Ｓｉ基板の酸素濃
度と、このＳｉ基板に形成したＣＣＤ撮像装置の白傷欠
陥の数との関係を示している。この図５から、酸素濃度
が８×１０17原子ｃｍ-3以上で白傷欠陥の数が低めに安
定していることが分かる。これは、ＣＣＤ撮像装置の形
成工程で自然に導入されるＩＧ効果によって不純物や結
晶欠陥がゲッタリングされたためではないかと推測され
る。
【００５０】図６は、Ｓｉ基板の酸素濃度を９×１０17
原子ｃｍ-3に固定した状態でＳｉ結晶の成長速度を種々
に変化させて得た、Ｓｉ結晶の成長速度と、このＳｉ基
板に形成したＭＯＳキャパシタのＳｉＯ2 膜耐圧の良品
率及びＣＣＤ撮像装置の白傷欠陥の数との関係を示して
いる。この図６から、成長速度が１ｍｍ分-1以下であれ
ばＳｉＯ2 膜耐圧の良品率も白傷欠陥の数も良好である
ことが分かる。これは、成長速度が遅いために、結晶成
長時に導入される点欠陥やそのクラスタ等が少ないため
ではないかと推測される。
【００５１】従って、このＳｉ基板にＣＣＤ撮像装置を
形成すると、白傷欠陥が少ないのみならず、ゲート絶縁
膜の耐圧劣化に起因する転送不良等も少ない。なお、Ｓ
ｉ結晶の成長速度としては、従来は、生産性の観点等か
ら、１．５ｍｍ分-1程度が一般的に採用されていた。
【００５２】
【発明の効果】請求項１、２の半導体基板では、不純物
及び結晶欠陥を強力にゲッタリングすることができ且つ
ゲッタリング能力が長く持続し、しかもエピタキシャル
層の結晶性の劣化も少ないので、品質及び特性の優れた
半導体装置を形成することができる。
【００５３】請求項３の固体撮像装置では、不純物及び
結晶欠陥を強力にゲッタリングすることができ且つゲッ
タリング能力が長く持続し、しかもエピタキシャル層の
結晶性の劣化も少ないので、白傷欠陥が少ない。
【００５４】請求項４、５の半導体基板の製造方法で
は、高密度の結晶欠陥や応力によるゲッタリングサイト
を形成して、不純物及び結晶欠陥を強力にゲッタリング
することができ且つゲッタリング能力が長く持続する半
導体基板を製造することができるので、品質及び特性の
優れた半導体装置の形成が可能な半導体基板を製造する
ことができる。
【００５５】請求項６の半導体基板の製造方法では、高
密度の結晶欠陥の形成と応力の発生とを十分に行うこと
ができてゲッタリング能力が高くしかもエピタキシャル
層の結晶性の劣化も少ない半導体基板を製造することが
できるので、品質及び特性の優れた半導体装置の形成が
可能な半導体基板を製造することができる。
【００５６】請求項７の半導体基板の製造方法では、高
密度の結晶欠陥が更に成長し、ゲッタリング能力が高い
半導体基板を製造することができるので、品質及び特性
の優れた半導体装置の形成が可能な半導体基板を製造す
ることができる。
【００５７】請求項８の半導体基板の製造方法では、更
に高密度の結晶欠陥を形成することができ、ゲッタリン
グ能力が更に高い半導体基板を製造することができるの
で、品質及び特性の更に優れた半導体装置の形成が可能
な半導体基板を製造することができる。
【００５８】請求項９の半導体基板の製造方法では、結
晶成長時に導入される点欠陥やそのクラスタ等が本来的
に少なく、しかも不純物及び結晶欠陥が存在していても
これらを強力にゲッタリングすることができる半導体基
板を製造することができるので、品質及び特性の優れた
半導体装置の形成が可能な半導体基板を製造することが
できる。
【００５９】請求項１０の固体撮像装置の製造方法で
は、ゲッタリング能力が強力で且つゲッタリング能力が
長く持続する半導体基板に固体撮像装置を製造すること
ができるので、白傷欠陥が少ない固体撮像装置を製造す
ることができる。
【図面の簡単な説明】
【図１】本願の発明の第１実施例を工程順に示す側断面
図である。
【図２】半導体基板の種類と発生寿命との関係を示すグ
ラフである。
【図３】半導体基板の種類と白傷欠陥の数との関係を示
すグラフである。
【図４】炭素のドーズ量と白傷欠陥の数との関係を示す
グラフである。
【図５】Ｓｉ基板の酸素濃度と白傷欠陥の数との関係を
示すグラフである。
【図６】Ｓｉ結晶の成長速度とＳｉＯ2 膜耐圧の良品率
及び白傷欠陥の数との関係を示すグラフである。
【符号の説明】
１１ ＣＺ基板 １２ ミラー表面 １４ 炭素 １６ Ｓｉエピタキシャル層 １７ エピタキシャル基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神戸 秀夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大橋 正典 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面にエピタキシャル層が
    形成されており、 前記半導体基板を形成している第１の元素以外で且つこ
    の第１の元素と同族の第２の元素が前記表面よりも前記
    半導体基板側にピーク濃度を有して存在しており、この
    ピーク濃度が１×１０16原子ｃｍ-3以上であることを特
    徴とする半導体基板。
  2. 【請求項２】 前記半導体基板がＳｉ基板であり、前記
    第２の元素が炭素であることを特徴とする請求項１記載
    の半導体基板。
  3. 【請求項３】 請求項１または２記載の半導体基板に形
    成されていることを特徴とする固体撮像装置。
  4. 【請求項４】 半導体基板を形成している第１の元素以
    外で且つこの第１の元素と同族の第２の元素を少なくと
    も含んでいるイオンを前記半導体基板に注入する工程
    と、 前記注入を行った前記半導体基板の表面にエピタキシャ
    ル層を形成する工程とを有することを特徴とする半導体
    基板の製造方法。
  5. 【請求項５】 前記半導体基板がＳｉ基板であることを
    特徴とする請求項４記載の半導体基板の製造方法。
  6. 【請求項６】 前記第２の元素が炭素であり、この炭素
    のイオンを５×１０13〜５×１０15ｃｍ-2のドーズ量で
    注入することを特徴とする請求項５記載の半導体基板の
    製造方法。
  7. 【請求項７】 エピタキシャル成長温度におけるエピタ
    キシャル成長と前記エピタキシャル成長温度の１／２以
    下の温度への冷却とを順次に複数回繰り返すことによっ
    て、前記エピタキシャル層を形成することを特徴とする
    請求項４〜６の何れか１項に記載の半導体基板の製造方
    法。
  8. 【請求項８】 前記半導体基板が固溶限界以上の酸素を
    含有していることを特徴とする請求項４〜７の何れか１
    項に記載の半導体基板の製造方法。
  9. 【請求項９】 酸素濃度が８×１０17原子ｃｍ-3以上の
    半導体基板を１．０ｍｍ分-1以下の結晶成長速度で製造
    することを特徴とする半導体基板の製造方法。
  10. 【請求項１０】 請求項４〜９の何れか１項に記載の方
    法で半導体基板を製造し、この半導体基板に固体撮像装
    置を形成することを特徴とする固体撮像装置の製造方
    法。
JP02314594A 1993-03-30 1994-01-25 半導体基板の製造方法 Expired - Fee Related JP3384506B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02314594A JP3384506B2 (ja) 1993-03-30 1994-01-25 半導体基板の製造方法
KR1019940006350A KR100328188B1 (ko) 1993-03-30 1994-03-29 반도체 기판,고체 촬상 장치 및 그 제조 방법
US08/636,887 US5734195A (en) 1993-03-30 1996-04-24 Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
US08/651,656 US5874348A (en) 1993-03-30 1996-05-21 Semiconductor wafer and method of manufacturing same
US09/084,006 US6140213A (en) 1993-03-30 1998-05-26 Semiconductor wafer and method of manufacturing same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9538893 1993-03-30
JP5-95388 1993-03-30
JP02314594A JP3384506B2 (ja) 1993-03-30 1994-01-25 半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002183383A Division JP4092961B2 (ja) 1993-03-30 2002-06-24 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH06338507A true JPH06338507A (ja) 1994-12-06
JP3384506B2 JP3384506B2 (ja) 2003-03-10

Family

ID=26360457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02314594A Expired - Fee Related JP3384506B2 (ja) 1993-03-30 1994-01-25 半導体基板の製造方法

Country Status (3)

Country Link
US (3) US5734195A (ja)
JP (1) JP3384506B2 (ja)
KR (1) KR100328188B1 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021222A1 (en) * 1997-10-21 1999-04-29 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
US6344092B1 (en) 1998-04-07 2002-02-05 Sony Corporation Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device
US6746939B2 (en) 2001-05-22 2004-06-08 Sony Corporation Production method for solid imaging device
JP2004165225A (ja) * 2002-11-08 2004-06-10 Sony Corp 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法
JP2004335674A (ja) * 2003-05-07 2004-11-25 Sony Corp 固体撮像素子および固体撮像素子の製造方法
EP1102314A3 (en) * 1999-11-17 2005-08-03 Denso Corporation Method for manufacturing a SOI substrate
JP2007149799A (ja) * 2005-11-25 2007-06-14 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
US7232742B1 (en) * 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
WO2008146442A1 (ja) * 2007-05-25 2008-12-04 Shin-Etsu Handotai Co., Ltd. エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
EP2096667A2 (en) 2008-02-29 2009-09-02 Sumco Corporation Silicon substrate and manufacturing method thereof
EP2098620A1 (en) 2008-03-05 2009-09-09 Sumco Corporation Method of manufacturing silicon substrate
EP2099073A2 (en) 2008-03-05 2009-09-09 Sumco Corporation Silicon substrate and manufacturing method of the same
EP2112254A2 (en) 2008-03-05 2009-10-28 Sumco Corporation Silicon substrate and manufacturing method thereof
US7879695B2 (en) 2008-04-15 2011-02-01 Sumco Corporation Thin silicon wafer and method of manufacturing the same
US7985695B2 (en) 2007-09-28 2011-07-26 Canon Kabushiki Kaisha Forming silicon oxide film from RF plasma of oxidizing gas
US7993942B2 (en) 2008-04-15 2011-08-09 Sumco Corporation Method of detecting heavy metal in semiconductor substrate
US8093089B2 (en) 2009-04-21 2012-01-10 Samsung Electronics Co., Ltd. Methods of manufacturing image sensors including gettering regions
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
US8309436B2 (en) 2009-06-05 2012-11-13 Sumco Corporation Method of producing epitaxial substrate with gettering for solid-state imaging device, and method of producing solid-state imaging device using same substrate
US8357592B2 (en) 2009-06-02 2013-01-22 Sumco Corporation Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device
JP2014099472A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014220277A (ja) * 2013-05-01 2014-11-20 信越半導体株式会社 半導体デバイス用シリコン単結晶ウェーハ及びそれを用いた半導体デバイスの製造方法
WO2015034075A1 (ja) * 2013-09-04 2015-03-12 株式会社Sumco シリコンウェーハおよびその製造方法
KR20150066598A (ko) 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US9117676B2 (en) 2012-11-13 2015-08-25 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
KR20150127740A (ko) 2011-05-13 2015-11-17 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US9224601B2 (en) 2012-11-13 2015-12-29 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
US9281197B2 (en) 2008-10-16 2016-03-08 Sumco Corporation Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof
KR20190108612A (ko) 2017-02-28 2019-09-24 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 불순물 게터링 능력의 평가 방법 및 에피택셜 실리콘 웨이퍼
US10693023B2 (en) 2015-06-12 2020-06-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350112B (en) * 1996-12-27 1999-01-11 Komatsu Denshi Kinzoku Kk Silicon wafer evaluation method
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
EP1019957B1 (de) * 1997-09-30 2003-01-29 Infineon Technologies AG Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung
JPH11204771A (ja) 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
FR2774509B1 (fr) * 1998-01-30 2001-11-16 Sgs Thomson Microelectronics Procede de depot d'une region de silicium monocristallin
JP3144378B2 (ja) * 1998-04-01 2001-03-12 日本電気株式会社 固体撮像装置の製造方法
DE10024857A1 (de) * 2000-05-19 2001-11-29 Infineon Technologies Ag Verfahren zur Herstellung einer einkristallinen SiC-Schicht durch Ionenstrahlsynthese
US6339011B1 (en) * 2001-03-05 2002-01-15 Micron Technology, Inc. Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP2006216934A (ja) * 2005-02-07 2006-08-17 Samsung Electronics Co Ltd エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
EP1833100A2 (en) * 2006-03-06 2007-09-12 Matsushita Electric Industrial Co., Ltd. Light-detecting device and manufacturing method thereof
TW200821417A (en) 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
DE102008062040B4 (de) * 2007-12-13 2015-06-03 Sumco Corporation Epitaxiewafer und Verfahren zu dessen Herstellung
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
JP6759626B2 (ja) 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2018063350A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Methods and apparatus for gettering impurities in semiconductors
JP2018098266A (ja) 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
JP7035925B2 (ja) 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
DE3122014A1 (de) * 1981-06-03 1982-12-23 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von silylisocyanaten
JPS5954220A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体装置の製造方法
JPS5967629A (ja) * 1982-10-12 1984-04-17 Nippon Kogaku Kk <Nikon> 静電吸着装置
JPS5967624A (ja) * 1982-10-12 1984-04-17 Nec Corp 半導体装置
US4490216A (en) * 1983-02-03 1984-12-25 Molecular Devices Corporation Lipid membrane electroanalytical elements and method of analysis therewith
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JPH01153971A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 電子機器用ケーブルの電荷中和装置
JPH01268035A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
US5250495A (en) * 1989-02-15 1993-10-05 Dai Nippon Insatsu Kabushiki Kaisha Heat transfer recording process
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
DE4008057A1 (de) * 1990-03-14 1991-09-19 Stoll & Co H Gestrickgebilde
US5143858A (en) * 1990-04-02 1992-09-01 Motorola, Inc. Method of fabricating buried insulating layers
JPH0410544A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体装置の製造方法
JPH0472735A (ja) * 1990-07-13 1992-03-06 Mitsubishi Materials Corp 半導体ウエーハのゲッタリング方法
US5289031A (en) * 1990-08-21 1994-02-22 Kabushiki Kaisha Toshiba Semiconductor device capable of blocking contaminants
JPH04206932A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05152304A (ja) * 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
US5223734A (en) * 1991-12-18 1993-06-29 Micron Technology, Inc. Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
US5453385A (en) * 1993-08-27 1995-09-26 Goldstar Electron Co., Ltd. Method for manufacturing silicon semiconductor device with a gettering site

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
US6569749B1 (en) 1997-10-21 2003-05-27 Seh America, Inc. Silicon and oxygen ion co-implanation for metallic gettering in epitaxial wafers
WO1999021222A1 (en) * 1997-10-21 1999-04-29 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
US6344092B1 (en) 1998-04-07 2002-02-05 Sony Corporation Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device
KR100536930B1 (ko) * 1998-04-07 2005-12-14 소니 가부시끼 가이샤 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법
US7220654B2 (en) 1999-11-17 2007-05-22 Denso Corporation Method for manufacturing semiconductor substrate
US7754580B2 (en) 1999-11-17 2010-07-13 Denso Corporation Method for manufacturing semiconductor substrate
EP1102314A3 (en) * 1999-11-17 2005-08-03 Denso Corporation Method for manufacturing a SOI substrate
US7232742B1 (en) * 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US6746939B2 (en) 2001-05-22 2004-06-08 Sony Corporation Production method for solid imaging device
JP2004165225A (ja) * 2002-11-08 2004-06-10 Sony Corp 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法
JP2004335674A (ja) * 2003-05-07 2004-11-25 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2007149799A (ja) * 2005-11-25 2007-06-14 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
WO2008146442A1 (ja) * 2007-05-25 2008-12-04 Shin-Etsu Handotai Co., Ltd. エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US7985695B2 (en) 2007-09-28 2011-07-26 Canon Kabushiki Kaisha Forming silicon oxide film from RF plasma of oxidizing gas
EP2096667A2 (en) 2008-02-29 2009-09-02 Sumco Corporation Silicon substrate and manufacturing method thereof
US7915145B2 (en) 2008-02-29 2011-03-29 Sumco Corporation Silicon substrate and manufacturing method thereof
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
EP2112254A2 (en) 2008-03-05 2009-10-28 Sumco Corporation Silicon substrate and manufacturing method thereof
EP2099073A2 (en) 2008-03-05 2009-09-09 Sumco Corporation Silicon substrate and manufacturing method of the same
EP2098620A1 (en) 2008-03-05 2009-09-09 Sumco Corporation Method of manufacturing silicon substrate
US8101508B2 (en) 2008-03-05 2012-01-24 Sumco Corporation Silicon substrate and manufacturing method thereof
US8864907B2 (en) 2008-03-05 2014-10-21 Sumco Corporation Silicon substrate and manufacturing method of the same
US7879695B2 (en) 2008-04-15 2011-02-01 Sumco Corporation Thin silicon wafer and method of manufacturing the same
US7993942B2 (en) 2008-04-15 2011-08-09 Sumco Corporation Method of detecting heavy metal in semiconductor substrate
US9281197B2 (en) 2008-10-16 2016-03-08 Sumco Corporation Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof
US8093089B2 (en) 2009-04-21 2012-01-10 Samsung Electronics Co., Ltd. Methods of manufacturing image sensors including gettering regions
US8357592B2 (en) 2009-06-02 2013-01-22 Sumco Corporation Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device
US8309436B2 (en) 2009-06-05 2012-11-13 Sumco Corporation Method of producing epitaxial substrate with gettering for solid-state imaging device, and method of producing solid-state imaging device using same substrate
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
US9847370B2 (en) 2011-05-13 2017-12-19 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US9496139B2 (en) 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
KR20150127740A (ko) 2011-05-13 2015-11-17 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US9117676B2 (en) 2012-11-13 2015-08-25 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20150065901A (ko) 2012-11-13 2015-06-15 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR20150066598A (ko) 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR20150066597A (ko) 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN104823269A (zh) * 2012-11-13 2015-08-05 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR20170026669A (ko) 2012-11-13 2017-03-08 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US9576800B2 (en) 2012-11-13 2017-02-21 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
US9224601B2 (en) 2012-11-13 2015-12-29 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP2014099472A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
DE112013005407B4 (de) 2012-11-13 2024-04-25 Sumco Corp. Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
US9397172B2 (en) 2012-11-13 2016-07-19 Sumco Corporation Semiconductor epitaxial wafer
US9396967B2 (en) 2012-11-13 2016-07-19 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR20160148033A (ko) 2012-11-13 2016-12-23 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP2014220277A (ja) * 2013-05-01 2014-11-20 信越半導体株式会社 半導体デバイス用シリコン単結晶ウェーハ及びそれを用いた半導体デバイスの製造方法
CN105659367A (zh) * 2013-09-04 2016-06-08 胜高股份有限公司 硅晶片及其制造方法
KR20170077099A (ko) 2013-09-04 2017-07-05 가부시키가이샤 사무코 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
WO2015034075A1 (ja) * 2013-09-04 2015-03-12 株式会社Sumco シリコンウェーハおよびその製造方法
US10693023B2 (en) 2015-06-12 2020-06-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US11355658B2 (en) 2015-06-12 2022-06-07 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
KR20190108612A (ko) 2017-02-28 2019-09-24 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 불순물 게터링 능력의 평가 방법 및 에피택셜 실리콘 웨이퍼
US10861709B2 (en) 2017-02-28 2020-12-08 Sumco Corporation Method of evaluating impurity gettering capability of epitaxial silicon wafer and epitaxial silicon wafer

Also Published As

Publication number Publication date
US5874348A (en) 1999-02-23
KR940022683A (ko) 1994-10-21
US6140213A (en) 2000-10-31
US5734195A (en) 1998-03-31
KR100328188B1 (ko) 2002-06-20
JP3384506B2 (ja) 2003-03-10

Similar Documents

Publication Publication Date Title
JP3384506B2 (ja) 半導体基板の製造方法
JPS6031231A (ja) 半導体基体の製造方法
KR101856012B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JPH08191140A (ja) Ｓｏｉ基板の製造方法
KR20070100119A (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
JP4613886B2 (ja) 固体撮像素子の製造方法、及び半導体基板の製造方法
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2008109143A (ja) 半導体基板の製造方法
JPH1032210A (ja) 半導体装置の製造方法
JPS6031232A (ja) 半導体基体の製造方法
JP4092961B2 (ja) 半導体基板の製造方法
JP3579069B2 (ja) 半導体装置の製造方法
JP3203740B2 (ja) 半導体装置及びその製造方法
US6518150B1 (en) Method of manufacturing semiconductor device
JPS6142855B2 (ja)
JP4647732B2 (ja) Ｐ／ｐ−エピタキシャルウェーハの製造方法
JPH1041311A (ja) エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP4826993B2 (ja) ｐ型シリコン単結晶ウェーハの製造方法
JPH11162991A (ja) 半導体装置の製造方法
JP2536472B2 (ja) 多結晶半導体膜の固相成長方法
JP2009266940A (ja) エピタキシャルウェーハの製造方法
JPH04293241A (ja) 半導体基板の製造方法
JPH03201440A (ja) 半導体基板の裏面歪形成方法
KR100434960B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121227

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees