JPH0654443B2 - シ−ケンス処理方式 - Google Patents
シ−ケンス処理方式Info
- Publication number
- JPH0654443B2 JPH0654443B2 JP59087839A JP8783984A JPH0654443B2 JP H0654443 B2 JPH0654443 B2 JP H0654443B2 JP 59087839 A JP59087839 A JP 59087839A JP 8783984 A JP8783984 A JP 8783984A JP H0654443 B2 JPH0654443 B2 JP H0654443B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- processing
- external device
- time
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明はシーケンスコントローラに有するマイクロコ
ンピュータと外部装置間の相互処理が円滑に行なえるシ
ーケンス処理方式に関するものである。
ンピュータと外部装置間の相互処理が円滑に行なえるシ
ーケンス処理方式に関するものである。
従来この種のシーケンス処理方式として、第１図に示す
構成のシーケンスコントローラを用いてノイマン形式の
電子計算機と同様にプログラムにより行なう方式があ
る。第１図において、１はシーケンスコントローラ、１
ａは演算を実行するマイクロプロセツサ（以下ＣＰＵと
呼ぶ）、１ｂはシーケンス処理のステツプが記憶されて
いるプログラム記憶部、１ｃはデータ記憶部、１ｄはCP
U１ａから外部装置２に処理要求する時のインターフエ
ース部を示す出力部、１ｅは外部装置２からＣＰＵ１ａ
が情報を受ける時のインターフエース部を示す入力
部、、３は周辺機器である。
構成のシーケンスコントローラを用いてノイマン形式の
電子計算機と同様にプログラムにより行なう方式があ
る。第１図において、１はシーケンスコントローラ、１
ａは演算を実行するマイクロプロセツサ（以下ＣＰＵと
呼ぶ）、１ｂはシーケンス処理のステツプが記憶されて
いるプログラム記憶部、１ｃはデータ記憶部、１ｄはCP
U１ａから外部装置２に処理要求する時のインターフエ
ース部を示す出力部、１ｅは外部装置２からＣＰＵ１ａ
が情報を受ける時のインターフエース部を示す入力
部、、３は周辺機器である。
上記構成からなるシーケンスコントローラのシーケンス
処理方式は従来次に示す方式がある。予めプログラムさ
れた内容がプログラム記憶部１ｂに記憶されており、こ
のシーケンスプログラムの手順に従つてそのステツプの
先頭から順番にCPU１ａが外部装置２から入力部１ｅを
介して入力情報を読み取り、ＣＰＵ１ａがこれを条件と
して演算を実行し、出力部１ｄを介して外部装置２に対
し出力情報を書き込むという処理をサイクリツクに繰り
返す、すなわち１サイクルを１連のシーケンスプログラ
ムの先頭から終了までとするとそのサイクルを連続して
繰り返すという処理方式がある。しかしながらこの方式
では外部装置２の１装置から入力情報を読み取り、ある
いは出力情報を書き込む命令を上記１サイクル中に単に
１回実行するのみであり、例えば第１サイクル目で入力
情報を読み取つたのちに即その入力情報が変化した場
合、この変化を読み取る時期は１サイクル経過後の第２
サイクル目の入力情報の読み取り時点であり、ＣＰＵ１
ａが認知するまで最大１サイクルタイムの遅延時間が発
生する。
処理方式は従来次に示す方式がある。予めプログラムさ
れた内容がプログラム記憶部１ｂに記憶されており、こ
のシーケンスプログラムの手順に従つてそのステツプの
先頭から順番にCPU１ａが外部装置２から入力部１ｅを
介して入力情報を読み取り、ＣＰＵ１ａがこれを条件と
して演算を実行し、出力部１ｄを介して外部装置２に対
し出力情報を書き込むという処理をサイクリツクに繰り
返す、すなわち１サイクルを１連のシーケンスプログラ
ムの先頭から終了までとするとそのサイクルを連続して
繰り返すという処理方式がある。しかしながらこの方式
では外部装置２の１装置から入力情報を読み取り、ある
いは出力情報を書き込む命令を上記１サイクル中に単に
１回実行するのみであり、例えば第１サイクル目で入力
情報を読み取つたのちに即その入力情報が変化した場
合、この変化を読み取る時期は１サイクル経過後の第２
サイクル目の入力情報の読み取り時点であり、ＣＰＵ１
ａが認知するまで最大１サイクルタイムの遅延時間が発
生する。
この遅延時間を改善するためにシーケンスプログラムに
上記特定の入力情報を読み取る同一命令を複数設ける事
が行なわれる。しかし、この方式は１サイクルタイムの
長いシーケンスプログラムにおいては１サイクルタイム
の時間が大巾に延長され、改善の効果が薄れることがあ
る。
上記特定の入力情報を読み取る同一命令を複数設ける事
が行なわれる。しかし、この方式は１サイクルタイムの
長いシーケンスプログラムにおいては１サイクルタイム
の時間が大巾に延長され、改善の効果が薄れることがあ
る。
従来のシーケンス処理方式は以上のように構成されてい
るので、シーケンスコントローラが外部装置に処理要求
してから次に処理完了を認知するまでの時間がシーケン
スプログラムの１サイクルタイムにより影響されて認知
時間が遅れ、迅速な処理が行えないなどの欠点があつ
た。
るので、シーケンスコントローラが外部装置に処理要求
してから次に処理完了を認知するまでの時間がシーケン
スプログラムの１サイクルタイムにより影響されて認知
時間が遅れ、迅速な処理が行えないなどの欠点があつ
た。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、シーケンスコントローラが外部装
置に処理要求した時点にそのシーケンス処理を一時停止
し、外部装置から処理の完了をプロセス割り込みにより
認知した時点でシーケンス処理を一時停止位置から継続
して実行するようにし、処理時間を迅速にすることが可
能なシーケンス処理方式を提供することを目的としてい
る。
めになされたもので、シーケンスコントローラが外部装
置に処理要求した時点にそのシーケンス処理を一時停止
し、外部装置から処理の完了をプロセス割り込みにより
認知した時点でシーケンス処理を一時停止位置から継続
して実行するようにし、処理時間を迅速にすることが可
能なシーケンス処理方式を提供することを目的としてい
る。
以下、この発明の一実施例を第２図に基づいて説明す
る。第２図は本発明の方式で使用されるシーケンスコン
トローラの装置構成を示し、図中、第１図と同一符号の
ものは同一構成要素を示す。１ｇは所定時限が設定され
ている監視タイマを示す。
る。第２図は本発明の方式で使用されるシーケンスコン
トローラの装置構成を示し、図中、第１図と同一符号の
ものは同一構成要素を示す。１ｇは所定時限が設定され
ている監視タイマを示す。
次に上記構成からなる実施例の動作を第３図，第４図に
基づき説明する。第３図は本発明のシーケンス処理方式
の概要を示すフローチヤート図であり、第４図は同動作
説明図である。まず、シーケンスコントローラ１が初期
設定され、シーケンスがスタートする〔第３図１０〕。
処理が開始され〔第３図１１〕、その処理の実行過程
〔第３図１２〕において、複雑な制御処理、他システム
との交信、外部記憶装置の内容参照等の目的で、外部装
置２に対し処理要求〔第３図１３〕を行なう必要を生ず
る。この処理要求はＣＰＵ１ａから出力部１ｄを介して
外部装置２に対し割り込み処理要求を行なうことにより
処理要求ができ、ＣＰＵ１ａとしては第４図に示す如
く、内部フラグをセツトし、監視タイマ１ｇをセツトし
て設定された所定時限からカウントさせる。こののちＣ
ＰＵ１ａは実行途上にあるシーケンス処理を一時中断す
る〔第３図１４〕と共に内部フラグのリセツトを持ち続
け、かつ上記監視タイマ１ｇのタイムアツプをチエツク
する。一方、外部装置２は上記処理要求〔第３図１３〕
により必要な処理を開始〔第３図１５〕し、この処理が
完了〔第３図１６〕するとＣＰＵ１ａに対し入力部１ｅ
を介してプロセス割込みを発生する。この時、ＣＰＵ１
ａは内部フラグがリセツトされることにより外部装置２
の処理が完了した事を認知する。この認知によりCPU１
ａは上記一時停止していたシーケンス処理をその停止位
置から再開し、続行〔第３図１８〕する。この続行後、
シーケンスコントローラ１は必要な処理〔第３図１９〕
を行ない、シーケンス処理の１サイクルを終了する。た
だし、上記処理において外部装置２への処理要求〔第３
図１３〕後、外部装置２の完了〔第３図１６〕より以前
に監視タイマ１ｇがタイムアツプしたことをＣＰＵ１ａ
が受け付けた場合は外部装置２に対し処理要求を放棄す
るため処理実行の中止を要求し、シーケンス処理を一時
停止位置から続行〔第３図１８〕する。
基づき説明する。第３図は本発明のシーケンス処理方式
の概要を示すフローチヤート図であり、第４図は同動作
説明図である。まず、シーケンスコントローラ１が初期
設定され、シーケンスがスタートする〔第３図１０〕。
処理が開始され〔第３図１１〕、その処理の実行過程
〔第３図１２〕において、複雑な制御処理、他システム
との交信、外部記憶装置の内容参照等の目的で、外部装
置２に対し処理要求〔第３図１３〕を行なう必要を生ず
る。この処理要求はＣＰＵ１ａから出力部１ｄを介して
外部装置２に対し割り込み処理要求を行なうことにより
処理要求ができ、ＣＰＵ１ａとしては第４図に示す如
く、内部フラグをセツトし、監視タイマ１ｇをセツトし
て設定された所定時限からカウントさせる。こののちＣ
ＰＵ１ａは実行途上にあるシーケンス処理を一時中断す
る〔第３図１４〕と共に内部フラグのリセツトを持ち続
け、かつ上記監視タイマ１ｇのタイムアツプをチエツク
する。一方、外部装置２は上記処理要求〔第３図１３〕
により必要な処理を開始〔第３図１５〕し、この処理が
完了〔第３図１６〕するとＣＰＵ１ａに対し入力部１ｅ
を介してプロセス割込みを発生する。この時、ＣＰＵ１
ａは内部フラグがリセツトされることにより外部装置２
の処理が完了した事を認知する。この認知によりCPU１
ａは上記一時停止していたシーケンス処理をその停止位
置から再開し、続行〔第３図１８〕する。この続行後、
シーケンスコントローラ１は必要な処理〔第３図１９〕
を行ない、シーケンス処理の１サイクルを終了する。た
だし、上記処理において外部装置２への処理要求〔第３
図１３〕後、外部装置２の完了〔第３図１６〕より以前
に監視タイマ１ｇがタイムアツプしたことをＣＰＵ１ａ
が受け付けた場合は外部装置２に対し処理要求を放棄す
るため処理実行の中止を要求し、シーケンス処理を一時
停止位置から続行〔第３図１８〕する。
なお、上記実施例ではシーケンスコントローラに監視タ
イマ１ｇを設けたものを示したが、ＣＰＵ１ａの時限プ
ログラムを作成することによりタイムアツプする様にし
ても良く、上記実施例と同様の効果を奏する。
イマ１ｇを設けたものを示したが、ＣＰＵ１ａの時限プ
ログラムを作成することによりタイムアツプする様にし
ても良く、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、シーケンスコントロ
ーラが外部装置をシーケンス処理の過程で利用する場合
に外部装置への処理要求からその処理の完了を認知する
までの間、シーケンス処理を一時停止するよう構成した
ので、シーケンスプログラムの１サイクルタイムに影響
されず、外部装置の処理完了認知が非常に迅速に行え、
またその処理完了が遅延しても監視タイマの所定時限に
より遅延を防止できるため、処理効率の良い非常に優れ
たシーケンス処理方式が得られる効果がある。
ーラが外部装置をシーケンス処理の過程で利用する場合
に外部装置への処理要求からその処理の完了を認知する
までの間、シーケンス処理を一時停止するよう構成した
ので、シーケンスプログラムの１サイクルタイムに影響
されず、外部装置の処理完了認知が非常に迅速に行え、
またその処理完了が遅延しても監視タイマの所定時限に
より遅延を防止できるため、処理効率の良い非常に優れ
たシーケンス処理方式が得られる効果がある。
第１図は従来のシーケンス処理方式に用いられるシーケ
ンスコントローラを示す構成図、第２図は本発明のシー
ケンス処理方式に用いられるシーケンスコントローラを
示す構成図、第３図は本発明のシーケンス処理方式のフ
ロー概要を示すフローチヤート図、第４図は同動作説明
図である。 １…シーケンスコントローラ、２…外部装置、１ａ…マ
イクロプロセツサ、１ｇ…監視タイマ、１２…処理、１
３…外部装置への処理要求、１４…シーケンス停止中、
１６…処理完了、１７…タイムアツプ完了、１８…シー
ケンス続行。 なお、図中、同一符号は同一、又は相当部分を示す。
ンスコントローラを示す構成図、第２図は本発明のシー
ケンス処理方式に用いられるシーケンスコントローラを
示す構成図、第３図は本発明のシーケンス処理方式のフ
ロー概要を示すフローチヤート図、第４図は同動作説明
図である。 １…シーケンスコントローラ、２…外部装置、１ａ…マ
イクロプロセツサ、１ｇ…監視タイマ、１２…処理、１
３…外部装置への処理要求、１４…シーケンス停止中、
１６…処理完了、１７…タイムアツプ完了、１８…シー
ケンス続行。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】マイクロプロセッサ及び監視タイマを有す
るシーケンスコントローラと、そのシーケンスコントロ
ーラとインターフェースを介して入出力を行う外部装置
を備えたシーケンス処理方式において、上記シーケンス
コントローラがシーケンス処理の実行途上で上記外部装
置に特定の処理を行なわせる必要が生じた時に所定時間
が設定されている上記監視タイマをタイマ起動し、この
タイマ起動と同時に上記外部装置に対し上記特定の処理
を処理要求し、この処理要求の時点から上記シーケンス
処理を一時停止し、この一時停止中に上記外部装置の処
理完了を上記マイクロプロセッサが受付けた時点または
上記監視タイマがその設定されている所定時限に達した
時点のうち早い時刻の時点で上記シーケンス処理を上記
一時停止位置から再開するシーケンス処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59087839A JPH0654443B2 (ja) | 1984-05-02 | 1984-05-02 | シ−ケンス処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59087839A JPH0654443B2 (ja) | 1984-05-02 | 1984-05-02 | シ−ケンス処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246405A JPS60246405A (ja) | 1985-12-06 |
| JPH0654443B2 true JPH0654443B2 (ja) | 1994-07-20 |
Family
ID=13926081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59087839A Expired - Lifetime JPH0654443B2 (ja) | 1984-05-02 | 1984-05-02 | シ−ケンス処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654443B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584401A (ja) * | 1981-06-30 | 1983-01-11 | Fujitsu Ltd | 処理制御方式 |
| JPS5860318A (ja) * | 1981-10-07 | 1983-04-09 | Omron Tateisi Electronics Co | プログラマブルコントロ−ラ |
| JPS5916005A (ja) * | 1982-07-16 | 1984-01-27 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
-
1984
- 1984-05-02 JP JP59087839A patent/JPH0654443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246405A (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659759A (en) | Data processing device having improved interrupt controller to process interrupts of different priority levels | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| JPH0654443B2 (ja) | シ−ケンス処理方式 | |
| EP0614148A1 (en) | Data processing apparatus | |
| JP2562474B2 (ja) | マルチｃｐｕシステムのアダプタ及びその制御方法 | |
| JPH0462093B2 (ja) | ||
| JPS6148741B2 (ja) | ||
| JPH087613B2 (ja) | 数値制御装置 | |
| JPS62117003A (ja) | マルチｃｐｕ構成プログラマブルコントロ−ラ | |
| JPS61267152A (ja) | エラ−原因表示方式 | |
| JPH0581219A (ja) | マイクロプロセツサ動作制御装置 | |
| JPH0444969B2 (ja) | ||
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH1165624A (ja) | プログラマブルコントローラ | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH0451915B2 (ja) | ||
| JPH064306A (ja) | 割り込み処理の分割方法 | |
| JPS5944658B2 (ja) | プログラム点検回路 | |
| JPH0115902B2 (ja) | ||
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH0426499B2 (ja) | ||
| JPS63201827A (ja) | プログラムロ−ド時のジヨブステツプ中断方式 | |
| JPH0820945B2 (ja) | マイクロプロセッサ | |
| JPH0934516A (ja) | シーケンス制御用プログラマブルコントローラ |