JPH0715911B2 - 高周波トランジスタの製造方法 - Google Patents
高周波トランジスタの製造方法Info
- Publication number
- JPH0715911B2 JPH0715911B2 JP59108078A JP10807884A JPH0715911B2 JP H0715911 B2 JPH0715911 B2 JP H0715911B2 JP 59108078 A JP59108078 A JP 59108078A JP 10807884 A JP10807884 A JP 10807884A JP H0715911 B2 JPH0715911 B2 JP H0715911B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- protective film
- electrode
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、高周波トランジスタの製造方法に関し、より
詳しくは、ベース電極オーミックコンタクト部とエミッ
タ領域との間隔を短縮することで高周波特性を改善する
高周波トランジスタの製造方法。
詳しくは、ベース電極オーミックコンタクト部とエミッ
タ領域との間隔を短縮することで高周波特性を改善する
高周波トランジスタの製造方法。
（ロ）従来技術及びその課題 高周波トランジスタの高周波特性の改善策として、ベー
ス面積の縮小化及びベース電極オーミックコンタクト部
とエミッタ領域との間隔を短縮するなどの方法があり、
これらの方法によると必然的に、ベース電極とエミッタ
電極との間隔を短縮する必要がある。
ス面積の縮小化及びベース電極オーミックコンタクト部
とエミッタ領域との間隔を短縮するなどの方法があり、
これらの方法によると必然的に、ベース電極とエミッタ
電極との間隔を短縮する必要がある。
従来の方法のように、アルミニウムなどの導電層を形成
した後、フォトエッチングにより各電極を形成しようと
しても、前記ベース電極とエミッタ電極との間隔を短縮
するようにエッチングすると、この両電極を完全に絶縁
分離することが技術的に困難であるため、電極間ショー
トを引き起こす原因となる。その結果、製品としての歩
留り及び信頼性の低下を招くことになるという問題を生
じる。
した後、フォトエッチングにより各電極を形成しようと
しても、前記ベース電極とエミッタ電極との間隔を短縮
するようにエッチングすると、この両電極を完全に絶縁
分離することが技術的に困難であるため、電極間ショー
トを引き起こす原因となる。その結果、製品としての歩
留り及び信頼性の低下を招くことになるという問題を生
じる。
そのため、エッチングする際、前記両電極の間隔を予め
完全に絶縁分離できる範囲に設定しておかねばならない
ので、必然的に高周波特性の低下を招いていた。
完全に絶縁分離できる範囲に設定しておかねばならない
ので、必然的に高周波特性の低下を招いていた。
本発明は、特別なマスク合わせ精度を必要とせず、更に
厳密なエッチング精度を必要とせずにベース電極オーミ
ックコンタクト部とエミッタ領域との距離を短縮すべく
ベース電極とエミッタ電極とを近接した状態で容易に絶
縁分離し、高い高周波特性を有する高周波トランジスタ
の製造方法を提供することを目的とする。
厳密なエッチング精度を必要とせずにベース電極オーミ
ックコンタクト部とエミッタ領域との距離を短縮すべく
ベース電極とエミッタ電極とを近接した状態で容易に絶
縁分離し、高い高周波特性を有する高周波トランジスタ
の製造方法を提供することを目的とする。
（ハ）課題を解決するための手段 本発明は、半導体基板にベース領域とエミッタ領域を拡
散形成する工程と、 この半導体基板表面にシリコン酸化膜を成長形成させた
後、前記ベース領域とエミッタ領域との境界を覆うよう
に上記酸化膜を残しつつベース及びエミッタコンタクト
ホールを同時に開孔する工程と、 前記シリコン酸化膜及び前記ベース及びエミッタコンタ
クトホールの上に第一の導電層を被着する工程と、 この第一の導電層と選択エッチング可能な特性を有する
保護膜を前記第一の導電層の表面に形成する工程と、 前記ベース又はエミッタコンタクトホールの上にそれよ
り大きい面積のレジストパターンを前記保護膜の表面に
形成し、このレジストをマスクとして前記保護膜を選択
エッチングする工程と、 前記選択エッチングされた保護膜をマスクとし、この保
護膜がオーバハング状態となるように、かつ半導体基板
表面部分を露出させるように第一の導電層を選択エッチ
ングして、ベース又はエミッタ電極を形成する工程と、 ベース又はエミッタ電極が形成された半導体基板表面
に、上記エッチングした保護膜をマスクとして第二の導
電層を被着することによりエミッタ又はベース電極を形
成する工程とを具備したことを特徴とする高周波トラン
ジスタの製造方法に係る。
散形成する工程と、 この半導体基板表面にシリコン酸化膜を成長形成させた
後、前記ベース領域とエミッタ領域との境界を覆うよう
に上記酸化膜を残しつつベース及びエミッタコンタクト
ホールを同時に開孔する工程と、 前記シリコン酸化膜及び前記ベース及びエミッタコンタ
クトホールの上に第一の導電層を被着する工程と、 この第一の導電層と選択エッチング可能な特性を有する
保護膜を前記第一の導電層の表面に形成する工程と、 前記ベース又はエミッタコンタクトホールの上にそれよ
り大きい面積のレジストパターンを前記保護膜の表面に
形成し、このレジストをマスクとして前記保護膜を選択
エッチングする工程と、 前記選択エッチングされた保護膜をマスクとし、この保
護膜がオーバハング状態となるように、かつ半導体基板
表面部分を露出させるように第一の導電層を選択エッチ
ングして、ベース又はエミッタ電極を形成する工程と、 ベース又はエミッタ電極が形成された半導体基板表面
に、上記エッチングした保護膜をマスクとして第二の導
電層を被着することによりエミッタ又はベース電極を形
成する工程とを具備したことを特徴とする高周波トラン
ジスタの製造方法に係る。
（ニ）発明の作用 本発明では、高周波トランジスタの製造において、ベー
ス電極とエミッタ電極とを別工程において形成し、かつ
先に形成した電極上にそれと選択エッチング可能な特性
を有する保護膜を設けベース又はエミッタ電極と保護膜
との選択エッチングを行ってその電極のオーバハング状
態を得られるから、ベース電極とエミッタ電極とを近接
した状態で良好な絶縁性を保たせ分離することができ
る。
ス電極とエミッタ電極とを別工程において形成し、かつ
先に形成した電極上にそれと選択エッチング可能な特性
を有する保護膜を設けベース又はエミッタ電極と保護膜
との選択エッチングを行ってその電極のオーバハング状
態を得られるから、ベース電極とエミッタ電極とを近接
した状態で良好な絶縁性を保たせ分離することができ
る。
（ホ）実施例 第１図は、本発明に係る高周波トランジスタの製造方法
の実施例を略示した断面説明図である。
の実施例を略示した断面説明図である。
（ａ）半導体基板10をベース11、エミッタ12を拡散する
と共にシリコン酸化膜20を成長させる。
と共にシリコン酸化膜20を成長させる。
（ｂ）前記シリコン酸化膜の表面にレジスト50を塗布し
た後、ベース11及びエミッタ12のコンタクトホールを形
成する部分に相当する前記レジスト50をベース−エミッ
タ領域の境界を覆うように最小限の幅でパターニング
し、マスクとして前記シリコン酸化膜を選択エッチング
することにより、ベース11及びエミッタ12のコンタクト
ホールを同時に形成する。
た後、ベース11及びエミッタ12のコンタクトホールを形
成する部分に相当する前記レジスト50をベース−エミッ
タ領域の境界を覆うように最小限の幅でパターニング
し、マスクとして前記シリコン酸化膜を選択エッチング
することにより、ベース11及びエミッタ12のコンタクト
ホールを同時に形成する。
（ｃ）前記レジスト50を除去した後、シリコン酸化膜20
及び前記ベース11及びエミッタ12のコンタクトホールの
上にアルミニウム等の第一の導電層30を蒸着する。次に
この表面に前記第一の導電層30と選択エッチング可能な
特性を有する、例えば窒化シリコン膜、二酸化シリコン
膜等からなる保護膜40をCVD法等により気相成長させ
る。
及び前記ベース11及びエミッタ12のコンタクトホールの
上にアルミニウム等の第一の導電層30を蒸着する。次に
この表面に前記第一の導電層30と選択エッチング可能な
特性を有する、例えば窒化シリコン膜、二酸化シリコン
膜等からなる保護膜40をCVD法等により気相成長させ
る。
（ｄ）前記保護膜40の表面に新たなレジスト51を塗布し
て、前記ベースコンタクトホール上にそれより大きい面
積となるように前記レジスト51をパターニングする。
て、前記ベースコンタクトホール上にそれより大きい面
積となるように前記レジスト51をパターニングする。
（ｅ）前記レジスト51をマスクとして保護膜40を選択エ
ッチングする。保護膜40はエミッタ上にd1の距離を開孔
している（第１図（Ｆ）参照）。次に前記保護膜40をマ
スクとして、この保護膜40がオーバハング状態となるよ
うに、かつ半導体基板10の表面部分を露出させるように
前記第一の導電層30を選択エッチングすることにより、
ベース電極30aを形成すると共にエミッタ12のコンタク
トホールを開孔する。
ッチングする。保護膜40はエミッタ上にd1の距離を開孔
している（第１図（Ｆ）参照）。次に前記保護膜40をマ
スクとして、この保護膜40がオーバハング状態となるよ
うに、かつ半導体基板10の表面部分を露出させるように
前記第一の導電層30を選択エッチングすることにより、
ベース電極30aを形成すると共にエミッタ12のコンタク
トホールを開孔する。
（ｆ）前記レジスト51を除去した半導体基板表面に、上
記エッチングした保護膜40をマスクとして第二の導電層
60を蒸着することにより、エミッタ電極60aを形成す
る。このとき前記保護膜40のオーバハングによりベース
電極30aとエミッタ電極60aとはd2分（第１図（ｆ）参
照）絶縁分離されている。
記エッチングした保護膜40をマスクとして第二の導電層
60を蒸着することにより、エミッタ電極60aを形成す
る。このとき前記保護膜40のオーバハングによりベース
電極30aとエミッタ電極60aとはd2分（第１図（ｆ）参
照）絶縁分離されている。
尚、上述の実施例において、コンタクトホールの形成は
前述の方法に限定されず、前記（ｃ）の工程以前にベー
ス11及びエミッタ12の両コンタクトホールが開孔できる
方法であればよい。
前述の方法に限定されず、前記（ｃ）の工程以前にベー
ス11及びエミッタ12の両コンタクトホールが開孔できる
方法であればよい。
また、上述の実施例では、まずベース電極30aを形成し
た後、エミッタ電極60aを形成しているが、その逆であ
ってもよい。
た後、エミッタ電極60aを形成しているが、その逆であ
ってもよい。
更に、上述した実施例では、第一及び第二の導電層にア
ルミニウムを使用しているが、本発明においては、これ
に限定されず、例えば多結晶シリコン等であってもよ
い。
ルミニウムを使用しているが、本発明においては、これ
に限定されず、例えば多結晶シリコン等であってもよ
い。
（ヘ）発明の効果 本発明によれば、ベース電極とエミッタ電極のうちいず
れか一方を形成した後、もう一方を形成するときに、先
に形成した電極上にそれと選択エッチング可能な特性を
示す物質を保護膜として用いて後の電極を形成するの
で、ベース電極とエミッタ電極とを近接状態で絶縁分離
を容易に且つ良好に成し得ることができる。
れか一方を形成した後、もう一方を形成するときに、先
に形成した電極上にそれと選択エッチング可能な特性を
示す物質を保護膜として用いて後の電極を形成するの
で、ベース電極とエミッタ電極とを近接状態で絶縁分離
を容易に且つ良好に成し得ることができる。
従って、ベース電極オーミックコンタクト部とエミッタ
領域間の距離を短縮しベース拡がり抵抗の減少を図るこ
とができ、更にベース面積の縮小化が可能となる結果、
接合容量を減少させることができ、トランジスタの高周
波特性を向上させることができる。
領域間の距離を短縮しベース拡がり抵抗の減少を図るこ
とができ、更にベース面積の縮小化が可能となる結果、
接合容量を減少させることができ、トランジスタの高周
波特性を向上させることができる。
第１図は、本発明の製造方法の実施例を略示した断面説
明図である。 10……半導体基板、11……ベース、12……エミッタ、20
……シリコン酸化膜、30……第一の導電層、30a……ベ
ース電極、40……保護膜、50,51……レジスト、60……
第二の導電層、60a……エミッタ電極
明図である。 10……半導体基板、11……ベース、12……エミッタ、20
……シリコン酸化膜、30……第一の導電層、30a……ベ
ース電極、40……保護膜、50,51……レジスト、60……
第二の導電層、60a……エミッタ電極
Claims (1)
- 【請求項１】半導体基板にベース領域とエミッタ領域を
拡散形成する工程と、 この半導体基板表面にシリコン酸化膜を成長形成させた
後、前記ベース領域とエミッタ領域との境界を覆うよう
に上記酸化膜を残しつつベース及びエミッタコンタクト
ホールを同時に開孔する工程と、 前記シリコン酸化膜及び前記ベース及びエミッタコンタ
クトホールの上に第一の導電層を被着する工程と、 この第一の導電層と選択エッチング可能な特性を有する
保護膜を前記第一の導電層の表面に形成する工程と、 前記ベース又はエミッタコンタクトホールの上にそれよ
り大きい面積のレジストパターンを前記保護膜の表面に
形成し、このレジストをマスクとして前記保護膜を選択
エッチングする工程と、 前記選択エッチングされた保護膜をマスクとし、この保
護膜がオーバハング状態になるように、かつ半導体基板
表面部分を露出させるように第一の導電層を選択エッチ
ングして、ベース又はエミッタ電極を形成する工程と、 ベース又はエミッタ電極が形成された半導体基板表面
に、上記エッチングした保護膜をマスクとして第二の導
電層を被着することによりエミッタ又はベース電極を形
成する工程とを具備したことを特徴とする高周波トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108078A JPH0715911B2 (ja) | 1984-05-28 | 1984-05-28 | 高周波トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108078A JPH0715911B2 (ja) | 1984-05-28 | 1984-05-28 | 高周波トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251627A JPS60251627A (ja) | 1985-12-12 |
| JPH0715911B2 true JPH0715911B2 (ja) | 1995-02-22 |
Family
ID=14475312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108078A Expired - Fee Related JPH0715911B2 (ja) | 1984-05-28 | 1984-05-28 | 高周波トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715911B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4067724A (en) * | 1975-09-13 | 1978-01-10 | Bayer Aktiengesellschaft | N-(1,2,4-Triazin-5-on-4-yl)-glycines and herbicidal compositions |
| JPS5429987A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Forming method of selective vapor-deposition film |
-
1984
- 1984-05-28 JP JP59108078A patent/JPH0715911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251627A (ja) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582519A (ja) | 半導体装置の配線及びその製造方法 | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JPH07114210B2 (ja) | 半導体装置の製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPH0715911B2 (ja) | 高周波トランジスタの製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH07297284A (ja) | 半導体素子製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS62150746A (ja) | 半導体装置の配線形成方法 | |
| JPS643068B2 (ja) | ||
| JPS5856472A (ja) | 半導体装置の製造方法 | |
| JPH01270270A (ja) | 半導体装置の製造方法 | |
| JPH0260213B2 (ja) | ||
| JPS62150747A (ja) | 半導体装置 | |
| JPS6077468A (ja) | 電界効果トランジスタの製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPS6022342A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0427694B2 (ja) | ||
| JPS63287034A (ja) | 半導体装置 | |
| JPS6212663B2 (ja) | ||
| JPS6159664B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |