JPH07314162A - 成膜方法 - Google Patents
成膜方法Info
- Publication number
- JPH07314162A JPH07314162A JP6115217A JP11521794A JPH07314162A JP H07314162 A JPH07314162 A JP H07314162A JP 6115217 A JP6115217 A JP 6115217A JP 11521794 A JP11521794 A JP 11521794A JP H07314162 A JPH07314162 A JP H07314162A
- Authority
- JP
- Japan
- Prior art keywords
- film
- flattening
- silicon oxide
- laser
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laser Beam Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ及び光導波路素子において、平坦化膜
内にボイドを残すことなく、平坦化できる成膜方法を提
供する。 【構成】 ドーパントの異なる２種類のシリコン酸化膜
２、シリコン酸化膜３をこの順番に基板１上に成膜す
る。続いてドライエッチングによりコアパターン３
（ａ）を形成し、このパターンによる段差の３分の１以
上の厚みに第１平坦化膜４を形成する。次に平坦化膜の
材料に適した波長のレーザ６を第１平坦化膜４の凹部上
に照射し、蒸散によって開口部７を形成する。開口部７
のテーパ角は９０度より十分に小さいため引き続いて第
２平坦化膜８を成膜すればボイドのない平坦化を行うこ
とができる。
内にボイドを残すことなく、平坦化できる成膜方法を提
供する。 【構成】 ドーパントの異なる２種類のシリコン酸化膜
２、シリコン酸化膜３をこの順番に基板１上に成膜す
る。続いてドライエッチングによりコアパターン３
（ａ）を形成し、このパターンによる段差の３分の１以
上の厚みに第１平坦化膜４を形成する。次に平坦化膜の
材料に適した波長のレーザ６を第１平坦化膜４の凹部上
に照射し、蒸散によって開口部７を形成する。開口部７
のテーパ角は９０度より十分に小さいため引き続いて第
２平坦化膜８を成膜すればボイドのない平坦化を行うこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は光導波路素子、ＶＬＳＩ
デバイス、等の表面平坦化技術に関するものである。
デバイス、等の表面平坦化技術に関するものである。
【０００２】
【従来の技術】ＶＬＳＩの高密度化が進むにつれ、多層
配線への要求が急速に高まっており平坦化技術が非常に
重要になっている。この場合、平坦化用の膜としてはシ
リコン酸化膜が広く用いられている。光導波路も多層化
のためには平坦化が必要である。光導波路は、それぞれ
異なる種類のドーパントの注入がなされた２種類のシリ
コン酸化膜をそれぞれコア層とクラッド層に用いる。平
坦化膜としては４μm 以上の厚さが必要とされる。凸部
のなす角度（段差のテーパ角）は９０度に近い急俊さで
あるため、成膜の原料ガスが凹部には入りにくく、この
部分にはボイドが発生し易い。
配線への要求が急速に高まっており平坦化技術が非常に
重要になっている。この場合、平坦化用の膜としてはシ
リコン酸化膜が広く用いられている。光導波路も多層化
のためには平坦化が必要である。光導波路は、それぞれ
異なる種類のドーパントの注入がなされた２種類のシリ
コン酸化膜をそれぞれコア層とクラッド層に用いる。平
坦化膜としては４μm 以上の厚さが必要とされる。凸部
のなす角度（段差のテーパ角）は９０度に近い急俊さで
あるため、成膜の原料ガスが凹部には入りにくく、この
部分にはボイドが発生し易い。
【０００３】またＶＬＳＩでも光集積回路でも高集積化
にともなってアスペクト比１以上の凹凸の平坦化技術は
必須となっている。この際、平坦化膜内にボイドがある
と素子の特性劣化を招く。シリコン酸化膜の大気圧ＣＶ
Ｄ（ＡＰＣＶＤ）技術では比較的段差被覆性がよいこと
が知られているが、この特性はシリコン酸化膜の種類や
アニール温度、すなわちリフロー温度に依存する。例え
ばボロンとフォスフィンがドープされたシリコン酸化膜
（ＢＰＳＧ）の場合、８５０℃、３０分のリフローでア
スペクト比１以上の段差が良好に被覆され、ＢＰＳＧに
さらにゲルマニウムがドープされた場合は最適リフロー
温度が７５０℃に低下することが、第４０回春季応用物
理学関係連合大会講演番号３１ｐ−ＺＶ−１５、予稿集
７５７頁に報告されている。しかしこのように高いリフ
ロー温度は半導体デバイスや光導波路デバイスの損傷を
招くので望ましくない。特に光導波路デバイスではこの
ような高温処理によってコア層やクラッド層にドーパン
トの拡散が起こり、あらかじめ設定されているドーパン
ト分布を乱してしまう。
にともなってアスペクト比１以上の凹凸の平坦化技術は
必須となっている。この際、平坦化膜内にボイドがある
と素子の特性劣化を招く。シリコン酸化膜の大気圧ＣＶ
Ｄ（ＡＰＣＶＤ）技術では比較的段差被覆性がよいこと
が知られているが、この特性はシリコン酸化膜の種類や
アニール温度、すなわちリフロー温度に依存する。例え
ばボロンとフォスフィンがドープされたシリコン酸化膜
（ＢＰＳＧ）の場合、８５０℃、３０分のリフローでア
スペクト比１以上の段差が良好に被覆され、ＢＰＳＧに
さらにゲルマニウムがドープされた場合は最適リフロー
温度が７５０℃に低下することが、第４０回春季応用物
理学関係連合大会講演番号３１ｐ−ＺＶ−１５、予稿集
７５７頁に報告されている。しかしこのように高いリフ
ロー温度は半導体デバイスや光導波路デバイスの損傷を
招くので望ましくない。特に光導波路デバイスではこの
ような高温処理によってコア層やクラッド層にドーパン
トの拡散が起こり、あらかじめ設定されているドーパン
ト分布を乱してしまう。
【０００４】従来の導波路形成プロセスの典型的な例を
図３に示した。基板１上にドーパントがそれぞれ異なる
２種類のシリコン酸化膜２、３を順次成膜した後、ドラ
イエッチングによりコア層３（ａ）を形成し、このコア
層１３（ａ）をクラッド層であるＰＳＧまたはＢＰＳＧ
等のシリコン酸化膜９で覆う。アスペクト比１以上では
シリコン酸化膜１４をＡＰＣＶＤで形成してもボイド１
０がコア層１３（ａ）の間に発生する。このボイド５は
窒素または酸素雰囲気での８００℃、３０分以上のリフ
ローによって消失し得る。しかしこの高温処理のため
に、コア層のドーパントが上部と下部のクラッド層に拡
散して、設計と異なったコア層１３（ｂ）の形状に変え
てしまう。この形状劣化はデバイスの電気特性に影響を
及ぼすので、平坦化は低温で行うことが必要である。
図３に示した。基板１上にドーパントがそれぞれ異なる
２種類のシリコン酸化膜２、３を順次成膜した後、ドラ
イエッチングによりコア層３（ａ）を形成し、このコア
層１３（ａ）をクラッド層であるＰＳＧまたはＢＰＳＧ
等のシリコン酸化膜９で覆う。アスペクト比１以上では
シリコン酸化膜１４をＡＰＣＶＤで形成してもボイド１
０がコア層１３（ａ）の間に発生する。このボイド５は
窒素または酸素雰囲気での８００℃、３０分以上のリフ
ローによって消失し得る。しかしこの高温処理のため
に、コア層のドーパントが上部と下部のクラッド層に拡
散して、設計と異なったコア層１３（ｂ）の形状に変え
てしまう。この形状劣化はデバイスの電気特性に影響を
及ぼすので、平坦化は低温で行うことが必要である。
【０００５】低温での段差被覆を実現するため、数々の
技術が開発され、多くの特許や論文で平坦化技術や平坦
化前の処理に関する技術が報告された。セラモグルの最
近の報告（ジャーナル オブ バキューム サイエンス
アンド テクノロジー Ｂ９（５）、頁２５３０、１
９９１年）によると、いかなる段差もテーパ角が７０度
以下である場合、一切の熱処理を省いてもボイドのない
平坦化が可能とされている。しかしこの角度を保持する
ことはサブミクロンオーダーのルールで設計されたＶＬ
ＳＩ等のデバイスでは困難である。一方、光導波路デバ
イスの場合、テーパ角が特性に与える影響は極めて大き
く、望ましいデバイス特性を得るにはテーパ角９０度を
保持することが必要とされているので、この方法を適用
することはできない。
技術が開発され、多くの特許や論文で平坦化技術や平坦
化前の処理に関する技術が報告された。セラモグルの最
近の報告（ジャーナル オブ バキューム サイエンス
アンド テクノロジー Ｂ９（５）、頁２５３０、１
９９１年）によると、いかなる段差もテーパ角が７０度
以下である場合、一切の熱処理を省いてもボイドのない
平坦化が可能とされている。しかしこの角度を保持する
ことはサブミクロンオーダーのルールで設計されたＶＬ
ＳＩ等のデバイスでは困難である。一方、光導波路デバ
イスの場合、テーパ角が特性に与える影響は極めて大き
く、望ましいデバイス特性を得るにはテーパ角９０度を
保持することが必要とされているので、この方法を適用
することはできない。
【０００６】特開平４−２６２５３３号公報に北岡らは
低温での段差被覆を達成するためにエッチバック技術を
用いる方法を出願している。この技術は平坦化用の薄膜
の形成において所望薄膜に達する前に成膜を一端止め、
ドライエッチングにより側壁のテーパ角が７５度程度に
なるようにエッチバックし、その後成膜を再開して所望
の膜厚を得るものである。この方法は、エッチバックの
工程において高い制御性を必要とする。このエッチバッ
ク技術はＬＳＩの製造プロセスには用いられているが、
平坦化膜、及び凹凸部の主な構成物質がどちらも酸化シ
リコンである光導波路デバイスでは平坦化膜エッチング
時と凹凸部エッチング時のエッチングレートの差がほと
んどないことからの制御性が得にくい。
低温での段差被覆を達成するためにエッチバック技術を
用いる方法を出願している。この技術は平坦化用の薄膜
の形成において所望薄膜に達する前に成膜を一端止め、
ドライエッチングにより側壁のテーパ角が７５度程度に
なるようにエッチバックし、その後成膜を再開して所望
の膜厚を得るものである。この方法は、エッチバックの
工程において高い制御性を必要とする。このエッチバッ
ク技術はＬＳＩの製造プロセスには用いられているが、
平坦化膜、及び凹凸部の主な構成物質がどちらも酸化シ
リコンである光導波路デバイスでは平坦化膜エッチング
時と凹凸部エッチング時のエッチングレートの差がほと
んどないことからの制御性が得にくい。
【０００７】特開平３−２３７７２１号公報で塩谷はス
ピン オン グラス（ＳＯＧ）を用いて平坦化する技術
を発表している。また平坦化膜としてＣＶＤシリコン酸
化膜／ＳＯＧ膜／ＣＶＤシリコン酸化膜の３重構造をと
る方法もボイドのない平坦化膜を低温で得る方法として
用いられている。しかし、これらの方法では光デバイス
においてはＳＯＧ層が上下のクラッド層より高い屈折率
を有するため、デバイス特性を劣化させてしまう。また
ＬＳＩの製造工程の一部では用いられているものの、サ
ブミクロンオーダーの微細パターンにはＳＯＧ原料が入
り込みにくいため、適用が困難である。
ピン オン グラス（ＳＯＧ）を用いて平坦化する技術
を発表している。また平坦化膜としてＣＶＤシリコン酸
化膜／ＳＯＧ膜／ＣＶＤシリコン酸化膜の３重構造をと
る方法もボイドのない平坦化膜を低温で得る方法として
用いられている。しかし、これらの方法では光デバイス
においてはＳＯＧ層が上下のクラッド層より高い屈折率
を有するため、デバイス特性を劣化させてしまう。また
ＬＳＩの製造工程の一部では用いられているものの、サ
ブミクロンオーダーの微細パターンにはＳＯＧ原料が入
り込みにくいため、適用が困難である。
【０００８】特開平２−３１２２３７号公報で本郷らは
レーザＣＶＤでシリコン酸化膜を凹部に選択的に形成す
る方法を発表している。しかし、この方法では凹部全体
にレーザ光を走引して所望膜厚のＣＶＤを行うので、生
産性が著しく低い。
レーザＣＶＤでシリコン酸化膜を凹部に選択的に形成す
る方法を発表している。しかし、この方法では凹部全体
にレーザ光を走引して所望膜厚のＣＶＤを行うので、生
産性が著しく低い。
【０００９】特開昭５７−１６２４４５号公報に佐藤は
レーザ照射による加熱で空隙上部の薄膜を軟化させ、空
隙に流し込むことによる平坦化を発表している。しかし
この方法だけでは上部に凹凸が残り、完全に平坦化する
ことはできない。また完全に空隙を埋めようとすると、
相当な時間を要するため、生産性が低くなる。また空隙
を埋める間に熱の拡散も生じるために、光デバイスに適
用する場合にはクラッド層からコア層へのドーパント拡
散が起こり、特性が劣化する。
レーザ照射による加熱で空隙上部の薄膜を軟化させ、空
隙に流し込むことによる平坦化を発表している。しかし
この方法だけでは上部に凹凸が残り、完全に平坦化する
ことはできない。また完全に空隙を埋めようとすると、
相当な時間を要するため、生産性が低くなる。また空隙
を埋める間に熱の拡散も生じるために、光デバイスに適
用する場合にはクラッド層からコア層へのドーパント拡
散が起こり、特性が劣化する。
【００１０】
【発明が解決しようとする課題】このように従来の方法
では、デバイスの特性に劣化を生じさせることなく、ま
た生産性を著しく下げることなく、低温でデバイス表面
の平坦化を行うことはできないという問題があった。本
発明の目的はこのような従来方法の問題点を解決した平
坦化できる成膜方法を得ることにある。
では、デバイスの特性に劣化を生じさせることなく、ま
た生産性を著しく下げることなく、低温でデバイス表面
の平坦化を行うことはできないという問題があった。本
発明の目的はこのような従来方法の問題点を解決した平
坦化できる成膜方法を得ることにある。
【００１１】
【課題を解決するための手段】本発明は、上記の従来技
術の問題点を解消するために、表面に凹凸構造のある基
板上に第１層目の薄膜を形成した後、レーザ光を前記薄
膜の凹部上部に照射して表面に蒸散により空洞部分を露
出させた後、第２層目の薄膜を所望の膜厚まで形成する
という手段をとった。
術の問題点を解消するために、表面に凹凸構造のある基
板上に第１層目の薄膜を形成した後、レーザ光を前記薄
膜の凹部上部に照射して表面に蒸散により空洞部分を露
出させた後、第２層目の薄膜を所望の膜厚まで形成する
という手段をとった。
【００１２】
【作用】レーザアブレーションでは照射を受けた物質の
吸収長と、物質の熱伝導率とレーザのパルス幅で決まる
熱拡散長の範囲でしか温度上昇が生じない。そのため、
物質全体を加熱するアニール、リフロー等の技術に比べ
周囲への加熱の影響を最小限に抑えることが可能であ
る。またレーザ加熱を利用した溶融に較べレーザアブレ
ーションは格段に短時間ですむ。一方薄膜内に空洞が存
在する場合、空洞上部の薄膜を蒸散させることにより空
洞内部が露出するので、引き続いて成膜することにより
空洞内部を埋めることが可能である。この空洞が凹凸表
面を覆う薄膜のうち凹部に堆積した薄膜内に存在してい
る場合、空洞の断面積より広面積にわたる蒸散により、
表面の凹凸よりテーパ角のなだらかな凹凸構造を得られ
るので、その後の成膜により空洞を発生させることなく
凹凸を平坦化することが可能となる。
吸収長と、物質の熱伝導率とレーザのパルス幅で決まる
熱拡散長の範囲でしか温度上昇が生じない。そのため、
物質全体を加熱するアニール、リフロー等の技術に比べ
周囲への加熱の影響を最小限に抑えることが可能であ
る。またレーザ加熱を利用した溶融に較べレーザアブレ
ーションは格段に短時間ですむ。一方薄膜内に空洞が存
在する場合、空洞上部の薄膜を蒸散させることにより空
洞内部が露出するので、引き続いて成膜することにより
空洞内部を埋めることが可能である。この空洞が凹凸表
面を覆う薄膜のうち凹部に堆積した薄膜内に存在してい
る場合、空洞の断面積より広面積にわたる蒸散により、
表面の凹凸よりテーパ角のなだらかな凹凸構造を得られ
るので、その後の成膜により空洞を発生させることなく
凹凸を平坦化することが可能となる。
【００１３】本発明ではこれらのことを利用してＬＳＩ
や光導波路素子の表面を平坦化膜内に空洞（ボイド）を
残すことなく平坦化するものである。具体的なプロセス
の手順としては、段差のおよそ３分の１に相当する厚み
に平坦化膜を成膜した後、凹部にレーザを照射してアブ
レーションによりボイド内部を剥きだし、再び成膜を開
始してボイド内を埋めるとともに最終的に必要な膜厚を
得るまで成膜を継続するものである。この際、凹部面積
が広範囲にわたる場合はレーザ光を走引し、凹部全体に
くまなくアブレーションを生じさせるものである。
や光導波路素子の表面を平坦化膜内に空洞（ボイド）を
残すことなく平坦化するものである。具体的なプロセス
の手順としては、段差のおよそ３分の１に相当する厚み
に平坦化膜を成膜した後、凹部にレーザを照射してアブ
レーションによりボイド内部を剥きだし、再び成膜を開
始してボイド内を埋めるとともに最終的に必要な膜厚を
得るまで成膜を継続するものである。この際、凹部面積
が広範囲にわたる場合はレーザ光を走引し、凹部全体に
くまなくアブレーションを生じさせるものである。
【００１４】本発明では温度上昇が生じるのはレーザ光
の照射部近傍に限定されているため、光導波路のドーパ
ントの分布を乱す恐れはない。また本発明では平坦化の
材料として１種類のシリコン酸化膜しか用いないので、
光導波路においてクラッド層の屈折率が変化することも
ない。またアブレーションに要するパルス数は１０パル
ス以下であり、一回のアブレーションに要する時間はＣ
ＶＤや加熱による溶融に較べてひじょうに短いので生産
性を著しく下げることはない。
の照射部近傍に限定されているため、光導波路のドーパ
ントの分布を乱す恐れはない。また本発明では平坦化の
材料として１種類のシリコン酸化膜しか用いないので、
光導波路においてクラッド層の屈折率が変化することも
ない。またアブレーションに要するパルス数は１０パル
ス以下であり、一回のアブレーションに要する時間はＣ
ＶＤや加熱による溶融に較べてひじょうに短いので生産
性を著しく下げることはない。
【００１５】
【実施例】以下、本発明を光導波路の形成に適用した実
施例を図面を参照して詳細に行う。
施例を図面を参照して詳細に行う。
【００１６】図１は本発明の各工程を表す模式図であ
る。
る。
【００１７】ドーパントの異なる２種類のシリコン酸化
膜２、シリコン酸化膜３をこの順番に基板１上に２μm
以上の膜厚に成膜する。続いてドライエッチングにより
酸化シリコン３をエッチングし、アスペクト比２のコア
パターン３（ａ）を形成する。このコアパターン３
（ａ）による段差の３分の１以上の厚みに第１平坦化膜
４を形成する。平坦化膜４の内部にはボイド５が存在し
ているが、第１平坦化膜４の形成後は凹部は埋められて
いる。これはシリコン酸化膜の成膜速度が凸部側面で大
きく、凸部上面で小さいためである。次に平坦化膜の材
料に適した波長のレーザ６を第１平坦化膜４の凹部上に
照射し、蒸散によって開口部７を形成する。
膜２、シリコン酸化膜３をこの順番に基板１上に２μm
以上の膜厚に成膜する。続いてドライエッチングにより
酸化シリコン３をエッチングし、アスペクト比２のコア
パターン３（ａ）を形成する。このコアパターン３
（ａ）による段差の３分の１以上の厚みに第１平坦化膜
４を形成する。平坦化膜４の内部にはボイド５が存在し
ているが、第１平坦化膜４の形成後は凹部は埋められて
いる。これはシリコン酸化膜の成膜速度が凸部側面で大
きく、凸部上面で小さいためである。次に平坦化膜の材
料に適した波長のレーザ６を第１平坦化膜４の凹部上に
照射し、蒸散によって開口部７を形成する。
【００１８】図２に一例としてＡｒＦレーザによるＣＶ
Ｄシリコン酸化膜のアブレーション特性を示した。この
例はドーパントのないシリコン酸化膜であるが、何らか
のドーパントを含む場合、必要な照射強度はこれよりか
なり低い。アブレーション深さは照射パルス数とレーザ
光強度で制御可能であるので、平坦化膜厚に応じて最適
な照射パルス数とレーザ光強度を選ぶことによって短時
間に所望の深さの開口部７を得ることが可能となる。例
えばドーパントなしのＣＶＤＳｉＯ2 膜を平坦化膜に用
いた場合、５０Ｈｚ、８ＧＷ／cm2 の照射条件ではわず
か２００ｍＳで３．５μm 深さのアブレーションを得る
ことが可能である。またレーザ光は最小０．２μm 径に
集光できるため、サブミクロンルールで設計されたＬＳ
Ｉにも適用することが可能である。開口部７のテーパ角
は９０度より十分に小さいため引き続いて第２平坦化膜
８を成膜すればボイドのない平坦化を行うことができ
る。シリコン酸化膜の成膜方法としてはプラズマＣＶ
Ｄ、もしくは大気圧ＣＶＤを使うことができる。本発明
においてはレーザによる蒸散や溶融で生じる温度上昇は
照射部近傍に限定されているため、デバイスの特性に劣
化を招く恐れはない。また蒸散に要する時間はＣＶＤに
比べてはるかに短いので生産性が著しく低下するもので
はない。平坦化膜の材料としてはシリコン酸化膜に限定
されるものではなく、ＳｉＯＮ膜、シリコン窒化膜等を
使うことができる。
Ｄシリコン酸化膜のアブレーション特性を示した。この
例はドーパントのないシリコン酸化膜であるが、何らか
のドーパントを含む場合、必要な照射強度はこれよりか
なり低い。アブレーション深さは照射パルス数とレーザ
光強度で制御可能であるので、平坦化膜厚に応じて最適
な照射パルス数とレーザ光強度を選ぶことによって短時
間に所望の深さの開口部７を得ることが可能となる。例
えばドーパントなしのＣＶＤＳｉＯ2 膜を平坦化膜に用
いた場合、５０Ｈｚ、８ＧＷ／cm2 の照射条件ではわず
か２００ｍＳで３．５μm 深さのアブレーションを得る
ことが可能である。またレーザ光は最小０．２μm 径に
集光できるため、サブミクロンルールで設計されたＬＳ
Ｉにも適用することが可能である。開口部７のテーパ角
は９０度より十分に小さいため引き続いて第２平坦化膜
８を成膜すればボイドのない平坦化を行うことができ
る。シリコン酸化膜の成膜方法としてはプラズマＣＶ
Ｄ、もしくは大気圧ＣＶＤを使うことができる。本発明
においてはレーザによる蒸散や溶融で生じる温度上昇は
照射部近傍に限定されているため、デバイスの特性に劣
化を招く恐れはない。また蒸散に要する時間はＣＶＤに
比べてはるかに短いので生産性が著しく低下するもので
はない。平坦化膜の材料としてはシリコン酸化膜に限定
されるものではなく、ＳｉＯＮ膜、シリコン窒化膜等を
使うことができる。
【００１９】本発明の成膜方法は光導波路デバイスの平
坦化のみならず、ボイド発生の可能性を有するあらゆる
平坦化技術に適用することができる。例えばサブミクロ
ンオーダーのＶＬＳＩデバイスの平坦化等にも適用する
ことができる。
坦化のみならず、ボイド発生の可能性を有するあらゆる
平坦化技術に適用することができる。例えばサブミクロ
ンオーダーのＶＬＳＩデバイスの平坦化等にも適用する
ことができる。
【００２０】
【発明の効果】以上説明したように本発明の方法によれ
ば、デバイスの特性に劣化を生じさせることなく、また
生産性を著しく下げることなく、低温でデバイス表面の
平坦化を行うことができる。
ば、デバイスの特性に劣化を生じさせることなく、また
生産性を著しく下げることなく、低温でデバイス表面の
平坦化を行うことができる。
【図１】本発明を適用した実施例を示す工程模式図であ
る。
る。
【図２】ＡｒＦレーザ光照射パルス数、強度によるＣＶ
Ｄシリコン酸化膜のアブレーション深さ特性を示す図。
Ｄシリコン酸化膜のアブレーション深さ特性を示す図。
【図３】従来例を示す工程模式図である。
１ 基板 ２ シリコン酸化膜 ３ シリコン酸化膜 ３（ａ） コアパターン ４ 第１平坦化膜 ５ ボイド ６ レーザ光 ７ 開口部 ８ 第２平坦化膜 １３（ａ） コア層 １３（ｂ） コア層 １４ シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｍ 21/318 Ｍ 21/3205 21/768 Ｈ０１Ｌ 21/88 Ｋ 21/90 Ｐ
Claims (3)
- 【請求項１】表面に凹凸構造のある基板上に第１層目の
薄膜を形成した後、レーザ光を前記薄膜の凹部上部に照
射して表面に蒸散により空洞部分を露出させた後、第２
層目の薄膜を所望の膜厚まで形成することを特徴とする
成膜方法。 - 【請求項２】前記第１層目の薄膜がＳｉＯ2 膜またはＳ
ｉＯＮ膜またはシリコン窒化膜であることを特徴とする
請求項１記載の成膜方法。 - 【請求項３】前記第２層目の薄膜がＳｉＯ2 膜またはＳ
ｉＯＮ膜またはシリコン窒化膜であることを特徴とする
請求項１記載の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6115217A JP2679626B2 (ja) | 1994-05-27 | 1994-05-27 | 成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6115217A JP2679626B2 (ja) | 1994-05-27 | 1994-05-27 | 成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07314162A true JPH07314162A (ja) | 1995-12-05 |
| JP2679626B2 JP2679626B2 (ja) | 1997-11-19 |
Family
ID=14657268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6115217A Expired - Lifetime JP2679626B2 (ja) | 1994-05-27 | 1994-05-27 | 成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679626B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222457A (ja) * | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02209747A (ja) * | 1989-02-09 | 1990-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0465154A (ja) * | 1990-07-05 | 1992-03-02 | Nec Corp | コンタクトホール形成装置及び方法 |
| JPH0523876A (ja) * | 1991-07-23 | 1993-02-02 | Nec Corp | 有機絶縁層の微細パターン形成方法 |
-
1994
- 1994-05-27 JP JP6115217A patent/JP2679626B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222457A (ja) * | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02209747A (ja) * | 1989-02-09 | 1990-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0465154A (ja) * | 1990-07-05 | 1992-03-02 | Nec Corp | コンタクトホール形成装置及び方法 |
| JPH0523876A (ja) * | 1991-07-23 | 1993-02-02 | Nec Corp | 有機絶縁層の微細パターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2679626B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
| US4920070A (en) | Method for forming wirings for a semiconductor device by filling very narrow via holes | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| JPH02266519A (ja) | マルチステップ平たん化化学蒸着方法 | |
| JP2007189237A (ja) | 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法 | |
| JPS6235267B2 (ja) | ||
| US6649489B1 (en) | Poly etching solution to improve silicon trench for low STI profile | |
| JPH1197537A (ja) | ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 | |
| KR100505062B1 (ko) | 반도체 소자의 제조방법 | |
| JP2679626B2 (ja) | 成膜方法 | |
| JP2803304B2 (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
| JPH10261640A (ja) | 半導体電子装置の平坦性を向上させるための積層誘電体構成体を付着形成するプロセス | |
| KR100361536B1 (ko) | 반도체소자의층간절연막형성방법 | |
| JP2002100672A (ja) | 素子分離用トレンチの形成方法 | |
| JPH11260903A (ja) | 無空洞トレンチ隔離を形成する方法 | |
| KR100276146B1 (ko) | 집적 회로 제조 방법 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0478013B2 (ja) | ||
| KR100356476B1 (ko) | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 | |
| KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 | |
| KR0186099B1 (ko) | 반도체소자의 콘택트홀 제조방법 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPH04273462A (ja) | 半導体装置の製造方法 | |
| KR100243333B1 (ko) | 반도체소자의 콘택제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |