JPH08148507A - 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 - Google Patents

自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法

Info

Publication number
JPH08148507A
JPH08148507A JP6315387A JP31538794A JPH08148507A JP H08148507 A JPH08148507 A JP H08148507A JP 6315387 A JP6315387 A JP 6315387A JP 31538794 A JP31538794 A JP 31538794A JP H08148507 A JPH08148507 A JP H08148507A
Authority
JP
Japan
Prior art keywords
gate
metal
effect transistor
field effect
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6315387A
Other languages
English (en)
Other versions
JP2673109B2 (ja
Inventor
Kyung-Ho Lee
敬鎬 李
胤奎 ▲べい▼
Youn-Kyu Bae
Kwang-Eui Pyun
廣毅 片
Kyung-Soo Kim
景洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JPH08148507A publication Critical patent/JPH08148507A/ja
Application granted granted Critical
Publication of JP2673109B2 publication Critical patent/JP2673109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 ゲートとオーム電極との間の間隔を減少さ
せ、素子のソース抵抗を減少させて高集積化に寄与する
こと。 【構成】 第１温度（Ｔ１）と第２温度（Ｔ２）（Ｔ１
＞Ｔ２）から、絶縁膜１０４，１０５を基板の表面に二
重に蒸着させてから、選択的な乾式蝕刻を行う。上部の
第２絶縁膜１０５が下部の第１絶縁膜１０４より蝕刻率
が高いため、第１絶縁膜１０４まで蝕刻してゲート部位
の基板が露出する時点からは第２絶縁膜１０５の側面が
過剰に蝕刻されてＴ字型の空間が形成される。この空間
を利用してＴ字型のゲート電極を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、金属半導体の電界効果
トランジスタ（MEtal Semicnductor Field Effect Tran
sistor: MESFET）の製造方法に関するもので、より具体
的には電流の流れに対する伝導チャンネルの抵抗を減ら
し、素子の高集積化を容易にするガリウム砒素の金属半
導体の電界効果トランジスタの製造方法に関するもので
ある。
【０００２】
【従来の技術】従来、自己整列型のゲート（Self Align
ed Gate: ＳＡＧ）を形成するにあたっては、耐熱性の
金属を基板の全体に蒸着してから、感光膜によってゲー
ト部分をパターニングし、下部の金属を感光膜でマスキ
ングされた大きさよりももっと小さくなるように過剰に
乾式蝕刻する方法が使用されてきた。
【０００３】この方法によると、基板に蒸着された金属
を過剰蝕刻する過程において乾式蝕刻によって基板の損
傷が生じる可能性があり、またゲートパターニングが完
了したときにゲート部位に金属が残留するため、素子の
電流を調節するためのリセス蝕刻を実施することができ
ないという短所がある。
【０００４】このような短所を補完するためにＳＡＩＮ
Ｔ（Self Aligned Implantation for N+layer Technolo
gy）方式が考案された。
【０００５】この方法によると、上記のＳＡＧの短所を
補完することができるが、この方法では、珪素窒化膜、
第１感光膜、珪素酸化膜、第２感光膜の順序の蒸着およ
び塗布の多層工程を経て第２感光膜にゲートをパターニ
ングしてから、酸化膜蝕刻、第１感光膜蝕刻を経た後
に、残留するゲートパターンをマスクとして使用してＮ
+層をイオン注入し、再び珪素酸化膜を蒸着し、そして
部分的な湿式蝕刻後にリフトオフを遂行してゲート部位
の珪素窒化膜まで露出させた後に活性化の熱処理を遂行
してから、オーム電極とゲート電極とを形成する。
【０００６】
【発明が解決しようとする課題】この方法は、ゲート部
位が露出する段階でリセス蝕刻を遂行することができ、
ゲートが熱処理後に形成されるので、ゲート用の金属を
選択して蒸着することができるという長所があるが、製
造工程が極めて複雑であるという短所がある。
【０００７】本発明の目的は、電流の流れに対する伝導
チャンネルの抵抗を減少させて素子の電気的な特性を向
上させ、素子の高集積化を容易にすることができるゲー
トガリウム砒素の金属半導体の電界効果トランジスタの
製造方法を提供することにある。
【０００８】
【課題を解決するための手段および作用】このような目
的を達成するために、本発明からはガリウム砒素の金属
半導体の電界効果トランジスタのソースおよびドレイン
電極が基板に接合される高濃度の接合部位をイオン注入
法によて形成するとき、チャンネル層にＴ字形態のゲー
トを予め形成してから、これをイオン注入のマスクとし
て使用してゲート電極の接合部位とソースおよびドレイ
ン電極の接合部位との間の最小に調節された間隔がイオ
ン注入からマスキングされるようにする。
【０００９】より具体的には、本発明によると、相互に
異なる第１所定の温度（Ｔ１）と第２所定の温度（Ｔ
２）（ここでＴ１＞Ｔ２）から珪素窒化膜や酸化膜等の
ような絶縁膜を基板の表面に二重に蒸着させてから、感
光膜にゲート部位のみを開放するパターニングを遂行し
て乾式蝕刻すると、上部の第２絶縁膜（ないし低温絶縁
膜）が下部の第１絶縁膜（ないし高温絶縁膜）より蝕刻
率が高いため、第１絶縁膜まで蝕刻されてゲート部位の
基板が露出する時点からは第２絶縁膜の側面が過剰蝕刻
されて感光膜と下部の第１絶縁膜との間に空間が形成さ
れる。
【００１０】次に、感光膜を除去し、スパッタリング方
式によって耐熱性のゲート金属を全面に蒸着してから、
第２絶縁膜の上部の金属からゲートパターンの金属の連
結を切断してゲート金属を分離するために調節された乾
式蝕刻を遂行し、この構造から窒化膜を溶解させるリフ
トーオフを遂行すると、第２絶縁膜の側面の蝕刻空間と
第１絶縁膜のゲート部位に露出した基板の表面に蒸着さ
れたゲート金属がＴ字形状に残留する。
【００１１】このとき、Ｔ−ゲートの形状は第１および
第２絶縁膜の厚さと蝕刻率を考慮することによって調節
することができる。
【００１２】このＴ−ゲートをＮ+イオン注入時にマス
クとして使用して自己整列したＮ+層を形成すると、ゲ
ートとオーム電極との間の間隔を調整することができ、
素子のソース抵抗を減らして高集積化に寄与することが
できる。
【００１３】このような本発明の方法によると、従来の
ＳＡＧ方式では不可能なチャンネルのリセス蝕刻が可能
であり、ＳＡＩＮＴ方式の長所を具現することができる
だけでなく、ＳＡＩＮＴ方式に比べてその工程が非常に
簡単になるという長所を得る。
【００１４】
【実施例】以下、添付図面に基づいて本発明をより詳細
に説明する。
【００１５】図１ないし図１４は本発明によるガリウム
砒素の金属半導体の電界効果トランジスタの製造方法を
図示する図である。
【００１６】図１を参照して、表面が洗浄された半絶縁
ガリウム砒素の基板（１０１）の上に、感光膜（１０
２）によってＮチャンネルをパターニングしてから、29
Ｓｉ+（珪素）をイオン注入してチャンネル（１０３）
を形成する。
【００１７】以後に、残存している感光膜（１０２）は
すべて除去される。
【００１８】図２を参照して、プラズマ促進の化学蒸着
法（Plasma Enhanced Chemical VApor Deposition: Ｐ
ＥＣＶＤ）によって、チャンネル（１０３）が形成され
た基板（１０１）の上部の表面全体の上に、珪素窒化膜
または酸化膜等で第１絶縁膜と第２絶縁膜を順次に蒸着
する。
【００１９】このとき、第１絶縁膜（１０４）は第１所
定の温度（Ｔ１）（Ｔ１＝３００〜３５０゜Ｃ）から形
成され、第２絶縁膜（１０５）は第２所定の温度（Ｔ
２）（Ｔ２＝１００〜２００゜Ｃ）から形成される。
【００２０】また、各絶縁膜の厚さは最終的に形成され
るＴ−ゲートの形状を考慮して望ましい厚さで決定する
ことができる。
【００２１】図３を参照して、感光膜（１０６）を塗布
してゲートパターンを形成してからこのパターンを使用
して反応性のイオン蝕刻（Reactive Ion Etch: ＲＩ
Ｅ）法によって第２および第１絶縁膜（１０５，１０
４）を順次に乾式蝕刻する。
【００２２】図４には、乾式蝕刻を完了してから感光膜
（１０６）を除去したときに蝕刻された絶縁膜（１０
４，１０５）の形状が図示されている。
【００２３】図示のように、低温（Ｔ２）から蒸着され
た第２絶縁膜（１０５）の蝕刻率が高温（Ｔ１）から蒸
着された第１絶縁膜（１０４）の蝕刻率よりも高いの
で、第２絶縁膜（１０５）の蝕刻が完了した後に第１絶
縁膜（１０４）が蝕刻される間に第２絶縁膜（１０５）
は感光膜（１０６）によって開放されたゲートパターン
の下部の側面で蝕刻が過剰に遂行されて図のように第１
絶縁膜（１０４）に比べて相対的に広く彫られた形状を
持つようになる。
【００２４】このような状態から、図５のようにチャン
ネルのリセス蝕刻を遂行することもできる。
【００２５】リセス蝕刻の程度はオーム電極を予め形成
してチャンネル電流を測定しながら調節することが通常
であるが、本実施例では別途の先行実験によって目的の
リセス蝕刻の程度を予め決定しておき、オーム電極が形
成されていない状態からリセス蝕刻を実施する。
【００２６】次に、図６を参照して、蝕刻された二重層
の絶縁膜の上部の全面にスパッタリング法によって、ゲ
ート金属の形成のための耐熱性の金属層（１０７ａ）を
蒸着する。
【００２７】ゲート金属として利用される耐熱性の金属
層（１０７ａ）の材料としては、珪化タングステン（tu
ngsten silicide: ＷＳix）や窒化タングステン（tungs
tenitride: ＷＮx）が使用されることが望ましい。
【００２８】図７を参照して、蒸着された耐熱のゲート
金属（１０７ａ）のゲート部位に連結された部分を断絶
させる程度に調節されたＲＩＥを実施する。
【００２９】続いて図８を参照して、基板をフッ酸（Ｈ
Ｆ）に浸漬して絶縁膜（１０５，１０４）が選択的に蝕
刻されるようにすることによって、絶縁膜の上部の耐熱
性の金属がリフトーオフされるようにしてＴ字型のゲー
ト金属（１０７）のみを残留させる。
【００３０】図９を参照して、感光膜（１０８）を形成
を塗布してチャンネルパターンを形成してから、このパ
ターンとゲート部位のＴ−ゲート金属（１０７）をマス
クとして使用して基板に28Ｓｉ+を注入して自己整列型
のオーム電極用の高濃度のイオン注入領域を形成する。
【００３１】このとき、ゲートとオーム電極間の間隔は
ゲート金属（１０７）の形状によって決定される。
【００３２】図１０は、オーム電極の形成のためのイオ
ン注入が完了した後に感光膜（１０８）を除去した形状
を示している。
【００３３】図１１を参照して、注入された珪素イオン
を電気的に活性化させるための熱処理時に、基板から砒
素が蒸発することを防止するために、基板のすべての表
面に珪素窒化膜等の第３絶縁膜（１１０）を約８００オ
ングストーム程度蒸着してから、急速熱処理する。
【００３４】前記急速熱処理は約９００〜９５０゜Ｃの
温度から約１０秒の間遂行される。
【００３５】次には図１２を参照して、活性化のための
急速熱処理が完了した後には、前記第３絶縁膜（１１
０）を除去し、続いて感光膜（１１１）にオーム電極パ
ターンを形成する。
【００３６】図１３を参照して、オーム電極パターン上
に、熱蒸着装置を使用して、オーム電極用の金属（１１
２）を蒸着する。
【００３７】図１４を参照して、基板をアセトンに浸漬
して感光膜（１１１）が除去されるようにすることによ
って、感光膜の上部の金属がリフト−オフされるように
してオーム電極を形成させる。
【００３８】
【発明の効果】このような本発明の方法によると、従来
のＳＡＧ方式では不可能なチャンネルのリセス蝕刻が可
能であり、ＳＡＩＮＴ方式の長所を具現することができ
るだけでなく、ＳＡＩＮＴ方式に比べてその工程が非常
に簡単になるという長所を得る。
【図面の簡単な説明】
【図１】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図２】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図３】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図４】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図５】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図６】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図７】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図８】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図９】本発明による自己整列型のＴ−ゲートガリウム
砒素の金属半導体の電界効果トランジスタの製造方法の
工程図である。
【図１０】本発明による自己整列型のＴ−ゲートガリウ
ム砒素の金属半導体の電界効果トランジスタの製造方法
の工程図である。
【図１１】本発明による自己整列型のＴ−ゲートガリウ
ム砒素の金属半導体の電界効果トランジスタの製造方法
の工程図である。
【図１２】本発明による自己整列型のＴ−ゲートガリウ
ム砒素の金属半導体の電界効果トランジスタの製造方法
の工程図である。
【図１３】本発明による自己整列型のＴ−ゲートガリウ
ム砒素の金属半導体の電界効果トランジスタの製造方法
の工程図である。
【図１４】本発明による自己整列型のＴ−ゲートガリウ
ム砒素の金属半導体の電界効果トランジスタの製造方法
の工程図である。
【符号の説明】
１０１ 半絶縁ガリウム砒素の基板 １０２，１０６，１０８，１１１ 感光膜 １０３ チャンネル １０４，１０５，１１０ 絶縁膜 １０７ 形成されたＴ−ゲート電極 １０７ａ ゲート用金属蒸着膜 １０９ 接合部位 １１２ オーム電極金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 景洙 大韓民国大田直轄市西区三川洞タエヤンア パート305−706

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 金属半導体の電界効果トランジスタ（Ｍ
    ＥＳＦＥＴ）を製造する方法において、 半絶縁ガリウム砒素の基板（１０１）の上に感光膜（１
    ０２）によってＮチャンネルをパターニングしてから、
    珪素をイオン注入してチャンネル（１０３）を形成する
    段階と、 前記感光膜（１０２）を除去し、プラズマ促進化学蒸着
    法（ＰＥＣＶＤ）によって、前記チャンネル（１０３）
    が形成された前記基板（１０１）の上部表面の全体の上
    に、第１所定の温度（Ｔ１）から、そして前記第１所定
    の温度より相対的に低い第２所定の温度（Ｔ２）から、
    それぞれ第１絶縁膜（１０４）と第２絶縁膜（１０５）
    を順次に蒸着する段階と、 前記感光膜（１０６）を塗布してゲートパターンを形成
    してから、このパターンを使用して反応性イオン蝕刻
    （ＲＩＥ）法によって前記第２および第１絶縁膜（１０
    ５，１０４）を順次に乾式蝕刻する段階と、 前記感光膜（１０６）を除去し、蝕刻された前記第２お
    よび第１絶縁膜の上部の全面にスパッタリング法によっ
    て耐熱性の金属（１０７ａ）を蒸着する段階と、 前記耐熱性の金属（１０７ａ）のゲート部位に連結され
    た部分を断絶させる程度に調節されたＲＩＥを実施する
    段階と、 基板をフッ酸（ＨＦ）に浸漬して前記Ｄ１および第２絶
    縁膜（１０４，１０５）が選択的に蝕刻されるようにす
    ることによって、前記第１および第２絶縁膜の上部の耐
    熱性の金属がリフト−オフされるようにしてＴ字型のゲ
    ート金属（１０７）のみを残留させる段階と、 感光膜（１０８）を塗布してチャンネルパターンを形成
    してから、このパターンとゲート部位の前記Ｔ−ゲート
    金属（１０７）をマスクとして使用して基板に珪素イオ
    ンを注入して自己整列型のオーム電極用の高濃度のイオ
    ン注入領域（１０９）を形成し前記感光膜を除去する段
    階と、 注入された珪素イオンを電気的に活性化させるための熱
    処理時に、基板から砒素が蒸発することを防止するため
    に、基板のすべての表面に第３絶縁膜（１１０）を蒸着
    してから、急速熱処理する段階と、 活性化のための急速熱処理が完了した後に、前記第３絶
    縁膜（１１０）を除去し、感光膜（１１１）にオーム電
    極パターンを形成する段階と、 オーム電極パターンの上に、熱蒸着装置を使用して、オ
    ーム電極用金属（１１２）を蒸着し、基板をアセトンに
    浸漬して前記感光膜（１１１）が除去されるようにする
    ことによって感光膜の上部の金属がリフトオフされれう
    ようにしてオーム電極を形成する段階とを含むことを特
    徴とする自己整列型のＴ−ゲートガリウム砒素の金属半
    導体の電界効果トランジスタの製造方法。
  2. 【請求項２】 前記第１所定の温度（Ｔ１）は３００〜
    ５００°Ｃであり、前記第２所定の温度（Ｔ２）は１０
    ０〜２００゜Ｃであることを特徴とする請求項１記載の
    自己整列型のＴ−ゲートガリウム砒素の金属半導体の電
    界効果トランジスタの製造方法。
  3. 【請求項３】 前記第２および第１絶縁膜（１０５，１
    ０４）の蝕刻後に、前記チャンネル（１０３）をリセス
    蝕刻する段階をさらに含むことを特徴とする請求項２記
    載の自己整列型のＴ−ゲートガリウム砒素の金属半導体
    の電界効果トランジスタの製造方法。
  4. 【請求項４】 ゲート金属として利用される前記耐熱性
    の金属（１０７ａ）は珪化タングステン（ＷＳｉx）や
    窒化タングステン（ＷＮx）が使用されることを特徴と
    する請求項２または請求項３記載の自己整列型のＴ−ゲ
    ートガリウム砒素の金属半導体の電界効果トランジスタ
    の製造方法。
  5. 【請求項５】 前記急速熱処理は、約９００〜９５０゜
    Ｃの温度から約１０秒の間、遂行されることを特徴とす
    る請求項４記載の自己整列型のＴ−ゲートガリウム砒素
    の金属半導体の電界効果トランジスタの製造方法。
JP6315387A 1994-11-15 1994-12-19 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 Expired - Fee Related JP2673109B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94029931A KR0135024B1 (en) 1994-11-15 1994-11-15 Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor
KR94-29931 1994-11-15

Publications (2)

Publication Number Publication Date
JPH08148507A true JPH08148507A (ja) 1996-06-07
JP2673109B2 JP2673109B2 (ja) 1997-11-05

Family

ID=19397951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6315387A Expired - Fee Related JP2673109B2 (ja) 1994-11-15 1994-12-19 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法

Country Status (3)

Country Link
US (1) US5496779A (ja)
JP (1) JP2673109B2 (ja)
KR (1) KR0135024B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824575A (en) * 1994-08-22 1998-10-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3336487B2 (ja) * 1995-01-30 2002-10-21 本田技研工業株式会社 高周波トランジスタのゲート電極形成方法
KR0161201B1 (ko) * 1995-10-23 1998-12-01 양승택 T형 게이트와 자기정렬 ldd 구조를 갖는 전계효과 트랜지스터의 제조방법
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
US6159781A (en) * 1998-10-01 2000-12-12 Chartered Semiconductor Manufacturing, Ltd. Way to fabricate the self-aligned T-shape gate to reduce gate resistivity
KR100366422B1 (ko) * 1998-10-29 2003-04-23 주식회사 하이닉스반도체 금속트랜지스터제조방법
US6284613B1 (en) 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
US6596598B1 (en) 2000-02-23 2003-07-22 Advanced Micro Devices, Inc. T-shaped gate device and method for making
US6333229B1 (en) 2000-03-13 2001-12-25 International Business Machines Corporation Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6458640B1 (en) * 2001-06-04 2002-10-01 Anadigics, Inc. GaAs MESFET having LDD and non-uniform P-well doping profiles
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
KR101473675B1 (ko) 2008-07-07 2014-12-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102054674B (zh) * 2009-10-29 2012-09-26 中芯国际集成电路制造(上海)有限公司 金属栅电极和金属栅电极的制作方法
KR101063924B1 (ko) * 2010-07-21 2011-09-14 한국전기연구원 전력용 ｍｏｓｆｅｔ의 자기정렬식 제조방법
RU2633724C1 (ru) * 2016-07-06 2017-10-17 Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" (Госкорпорация "РОСКОСМОС") Способ изготовления СВЧ полевого мощного псевдоморфного транзистора

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59184572A (ja) * 1983-04-04 1984-10-19 Nec Corp 半導体装置の製造方法
JPS62277736A (ja) * 1986-05-27 1987-12-02 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の熱処理方法
JPH04291732A (ja) * 1991-03-20 1992-10-15 Hitachi Ltd 電界効果トランジスタの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
JPH04130619A (ja) * 1990-09-20 1992-05-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04223342A (ja) * 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法
US5182218A (en) * 1991-02-25 1993-01-26 Sumitomo Electric Industries, Ltd. Production methods for compound semiconductor device having lightly doped drain structure
JPH0575139A (ja) * 1991-09-12 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59184572A (ja) * 1983-04-04 1984-10-19 Nec Corp 半導体装置の製造方法
JPS62277736A (ja) * 1986-05-27 1987-12-02 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の熱処理方法
JPH04291732A (ja) * 1991-03-20 1992-10-15 Hitachi Ltd 電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
JP2673109B2 (ja) 1997-11-05
KR960019602A (ko) 1996-06-17
KR0135024B1 (en) 1998-04-20
US5496779A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
JP2673109B2 (ja) 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法
US5747373A (en) Nitride-oxide sidewall spacer for salicide formation
JPS5950567A (ja) 電界効果トランジスタの製造方法
JPS6336147B2 (ja)
JPS6032364A (ja) 半導体装置の製造方法
US5182218A (en) Production methods for compound semiconductor device having lightly doped drain structure
GB2230899A (en) Method of producing a gate
JP3127580B2 (ja) 薄膜トランジスタの製造方法
EP0201713A1 (en) Method of making a FET gate by angled evaporation
CN108428628B (zh) 一种可降低功率mos器件栅极电阻的制造方法
JP2002176109A (ja) 半導体装置の製造方法
JP3287621B2 (ja) 半導体装置の製造方法
JP3035917B2 (ja) 電界効果型半導体装置及びその製造方法
JPS60115268A (ja) 半導体装置の製造方法
KR100194601B1 (ko) 금속반도체 전계효과 트랜지스터의 제조방법
JPH0353774B2 (ja)
JPS60110163A (ja) Ｍｏｓ型トランジスタの製造方法
JP2652657B2 (ja) ゲート電極形成方法
KR930007197B1 (ko) 내열성 자기정렬 게이트 GaAs MESFET의 제조방법
JP3024232B2 (ja) 電界効果トランジスタの製造方法
JPH01161873A (ja) 半導体装置の製造方法
JPH03276733A (ja) 化合物半導体装置の製造方法
JPS6298780A (ja) 自己整列したＧａＡｓデジタル集積回路の製造方法
JPH0439773B2 (ja)
JPS59119764A (ja) 電界効果型半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970624

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees