JPH11111989A - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ及び薄膜トランジスタの製造方法

Info

Publication number
JPH11111989A
JPH11111989A JP9266705A JP26670597A JPH11111989A JP H11111989 A JPH11111989 A JP H11111989A JP 9266705 A JP9266705 A JP 9266705A JP 26670597 A JP26670597 A JP 26670597A JP H11111989 A JPH11111989 A JP H11111989A
Authority
JP
Japan
Prior art keywords
film
silicon
thickness
silicon oxide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9266705A
Other languages
English (en)
Other versions
JP3599972B2 (ja
Inventor
Shiro Nakanishi
史朗 中西
Tsutomu Yamada
努 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26670597A priority Critical patent/JP3599972B2/ja
Priority to TW087115802A priority patent/TW405270B/zh
Priority to US09/161,870 priority patent/US6265730B1/en
Priority to KR1019980040640A priority patent/KR100544919B1/ko
Publication of JPH11111989A publication Critical patent/JPH11111989A/ja
Priority to US09/542,200 priority patent/US6613618B1/en
Application granted granted Critical
Publication of JP3599972B2 publication Critical patent/JP3599972B2/ja
Priority to KR1020050051772A priority patent/KR100599908B1/ko
Priority to KR1020050051773A priority patent/KR100599910B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
    • H10P95/405—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 薄膜トランジスタの半導体層の結晶欠陥を水
素イオンで埋めるようにする。 【解決手段】 ゲート電極２２が配置された透明基板２
１上に、ゲート絶縁膜となる窒化シリコン膜２３及び酸
化シリコン膜２４が積層され、さらに、活性領域となる
半導体膜としての多結晶シリコン膜２５が積層される。
ゲート電極２２に対応する多結晶シリコン膜２５上に、
ストッパ２６が配置され、このストッパ２６を被うよう
に、層間絶縁膜となる酸化シリコン膜２７及び窒化シリ
コン膜２８が積層される。ストッパ２６と酸化シリコン
膜２７とを重ねた膜厚Ｔ1は、窒化シリコン膜２８の膜
厚Ｔ2と４０００Åとの積の平方根より薄く形成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の表示パネルの画素表示用スイッチング素子に
適した薄膜トランジスタに関する。
【０００２】
【従来の技術】図９は、ボトムゲート型の薄膜トランジ
スタの構造を示す断面図である。絶縁性の透明基板１の
表面に、タングステンやクロム等の高融点金属からなる
ゲート電極２が配置される。このゲート電極２は、両端
部が透明基板１側で広くなるテーパー形状を成す。ゲー
ト電極２が配置された透明基板１上には、窒化シリコン
膜３を介して酸化シリコン膜４が積層される。窒化シリ
コン膜３は、透明基板１に含まれる不純物が後述する活
性領域に浸入するのを阻止し、酸化シリコン膜４は、ゲ
ート絶縁膜として働く。酸化シリコン膜４上には、ゲー
ト電極２を横断して多結晶シリコン膜５が積層される。
この多結晶シリコン膜５が、薄膜トランジスタの活性領
域となる。
【０００３】多結晶シリコン膜５上には、酸化シリコン
等の絶縁材料からなるストッパ６が配置される。このス
トッパ６に被われた多結晶シリコン膜５がチャネル領域
５ｃとなり、その他の多結晶シリコン膜５がソース領域
５ｓ及びドレイン領域５ｄとなる。ストッパ６が形成さ
れた多結晶シリコン膜５上には、酸化シリコン膜７及び
窒化シリコン膜８が積層される。この酸化シリコン膜７
及び窒化シリコン膜８は、ソース領域５ｓ及びドレイン
領域５ｄを含む多結晶シリコン膜５を保護する層間絶縁
膜となる。
【０００４】ソース領域５ｓ及びドレイン領域５ｄ上の
酸化シリコン膜７及び窒化シリコン膜８の所定箇所に
は、コンタクトホール９が形成される。このコンタクト
ホール９部分に、ソース領域５ｓ及びドレイン領域５ｄ
に接続されるソース電極１０ｓ及びドレイン電極１０ｄ
が配置される。ソース電極１０ｓ及びドレイン電極１０
ｄが配置された窒化シリコン膜８上には、可視光に対し
て透明なアクリル樹脂層１１が積層される。このアクリ
ル樹脂層１１は、ゲート電極２やストッパ６により生じ
る凹凸を埋めて表面を平坦化する。
【０００５】ソース電極１０ｓ上のアクリル樹脂層１１
には、コンタクトホール１２が形成される。そして、こ
のコンタクトホール１２を通してソース電極１０ｓに接
続されるＩＴＯ（酸化インジウムすず）等からなる透明
電極１３が、アクリル樹脂層１１上に広がるように配置
される。この透明電極１３が、液晶表示パネルの表示電
極を構成する。
【０００６】以上の薄膜トランジスタは、表示電極と共
に透明基板１上に複数個が行列配置され、ゲート電極２
に印加される走査制御信号に応答して、ドレイン電極１
０ｄに供給される映像情報を表示電極にそれぞれ印加す
る。ところで、多結晶シリコン膜５は、薄膜トランジス
タの活性領域として機能するように、結晶粒径が十分な
大きさに形成される。多結晶シリコン膜５の結晶粒径を
大きく形成する方法としては、エキシマレーザーを用い
たレーザーアニール法が知られている。このレーザーア
ニール法は、ゲート絶縁膜となる酸化シリコン膜４上に
非晶質状態のシリコンを積層し、先ず、低温の熱処理に
よって非晶質シリコン膜に含まれる水素を膜外へ排出し
た後、そのシリコンにエキシマレーザーを照射してシリ
コンを一旦融解させることにより、シリコンを結晶化さ
せるものである。このようなレーザーアニール法を用い
れば、透明基板１上で高温となる部分が局所的であるた
め、透明基板１として融点の低いガラス基板を採用でき
るようになる。
【０００７】
【発明が解決しようとする課題】レーザーアニール法に
よって結晶化された多結晶シリコン膜５は、結晶欠陥が
多いため、膜内を移動する電子が捕捉され易く、トラン
ジスタの活性領域とするには好ましくない。そこで、一
旦形成した多結晶シリコン層５上に、水素イオンを多量
に含む絶縁膜を形成し、その絶縁膜と共に窒素雰囲気で
アニールすることによって結晶欠陥を水素イオンで埋め
るようにしている。
【０００８】水素イオンを多量に含む絶縁膜としては、
窒化シリコン膜が知られている。プラズマＣＶＤ法によ
り成膜された窒化シリコン膜の水素イオン濃度は、通常
１０^22／ｃｍ^3（^はべき乗を表す）程度であり、同じ
プラズマＣＶＤ法により形成された酸化シリコン膜の水
素イオン濃度（１０^20／ｃｍ^3）と比較して２桁程度
多くなっている。従って、水素イオンの供給源として
は、窒化シリコン膜が用いられる。
【０００９】一般に、活性領域上に窒化シリコン膜を直
接形成すると、トランジスタ特性が劣化するため、活性
領域と窒化シリコン膜との間には、図９に示すように、
酸化シリコン膜が形成される。しかしながら、多結晶シ
リコン膜５と窒化シリコン膜８との間に酸化シリコン膜
７が介在する場合、酸化シリコン膜７の膜厚によって
は、多結晶シリコン膜５に十分な水素イオンが供給され
なくなるおそれがある。このため、製造工程において、
アニール処理の温度を高くしたり、時間を長くする必要
が生じ、生産性を低下させる。
【００１０】そこで、本発明は、半導体膜に生じる結晶
欠陥を水素イオンで効率よく埋めることができるよう
に、それぞれの膜厚を最適化することを目的とする。
【００１１】
【課題を解決するための手段】本発明の薄膜トランジス
タは、基板と、前記基板の一主面上に配置されるゲート
電極と、前記基板上に前記ゲート電極を被って積層され
るゲート絶縁膜と、前記ゲート絶縁膜上に積層される半
導体膜と、前記半導体膜上に積層される層間絶縁膜と、
を有し、前記層間絶縁膜は、前記半導体膜に接する酸化
シリコン膜及び前記酸化シリコン膜に接する窒化シリコ
ン膜を含み、前記酸化シリコン膜の膜厚が、前記窒化シ
リコン膜の膜厚に８０００Åを乗じた値の平方根以下に
設定されることを特徴としている。
【００１２】さらに、本発明の薄膜トランジスタは、基
板と、前記基板の一主面上に積層される半導体膜と、前
記半導体膜上に積層されるゲート絶縁膜と、前記ゲート
絶縁膜上に前記半導体膜と交差して配置されるゲート電
極と、前記ゲート絶縁膜上に前記ゲート電極を被って積
層される層間絶縁膜と、を有し、前記層間絶縁膜は、前
記半導体膜に接する酸化シリコン膜及び前記酸化シリコ
ン膜に接する窒化シリコン膜を含み、前記酸化シリコン
膜の膜厚が、前記窒化シリコン膜の膜厚に８０００Åを
乗じた値の平方根以下に設定されることを特徴としてい
る。
【００１３】本発明によれば、活性領域となる半導体膜
上に、酸化シリコン膜及び窒化シリコン膜が層間絶縁膜
として積層される。窒化シリコン膜は、層間絶縁膜に導
入される水素イオンの供給源となり、酸化シリコン膜
は、窒化シリコン膜が半導体膜に接するのを防止する。
酸化シリコン膜は、窒化シリコン膜の膜厚に応じて薄く
積層されるため、窒化シリコン膜から半導体膜への水素
イオンの導入の妨げとはならない。
【００１４】そして、本発明の薄膜トランジスタの製造
方法は、基板の一主面上にゲート電極を形成する第１工
程と、前記基板上に前記ゲート電極を被ってゲート絶縁
膜を積層し、このゲート絶縁膜上に半導体膜を積層する
第２工程と、前記半導体膜上に層間絶縁膜を積層する第
３工程と、前記半導体膜及び前記層間絶縁膜を所定温度
に加熱して前記層間絶縁膜に含まれる水素イオンを前記
半導体膜内に導入する第４工程と、を有し、前記第３工
程は、前記半導体膜に接して酸化シリコン膜を第１の膜
厚に積層する工程及び前記酸化シリコン膜に接して窒化
シリコン膜を第２の膜厚に積層する工程を含み、前記第
１の膜厚を前記第２の膜厚に８０００Åを乗じた値の平
方根以下とすることを特徴としている。
【００１５】さらに、本発明の薄膜トランジスタの製造
方法は、基板の一主面上に半導体膜を形成する第１工程
と、前記半導体膜上にゲート絶縁膜を積層し、このゲー
ト絶縁膜上に前記半導体膜と交差してゲート電極を形成
する第２工程と、前記ゲート絶縁膜上に前記ゲート電極
を被って層間絶縁膜を積層する第３工程と、所定温度に
加熱して前記層間絶縁膜に含まれる水素イオンを前記半
導体膜内に導入する第４工程と、を有し、前記第３工程
は、前記半導体膜に接して酸化シリコン膜を第１の膜厚
に積層する工程及び前記酸化シリコン膜に接して窒化シ
リコン膜を第２の膜厚に積層する工程を含み、前記第１
の膜厚を前記第２の膜厚に８０００Åを乗じた値の平方
根以下とすることを特徴としている。
【００１６】本発明によれば、第３工程で、半導体膜上
に酸化シリコン膜及び窒化シリコン膜を積層した後、第
４工程で加熱処理することにより、窒化シリコン膜に含
まれる水素イオンが酸化シリコン膜を通して半導体膜内
に導入される。このとき、酸化シリコン膜の膜厚を窒化
シリコン膜の膜厚に応じて薄くすることにより、窒化シ
リコン膜に含まれる水素イオンが酸化シリコン膜に阻止
されることなく、半導体膜へ十分な量だけ導入される。
【００１７】
【発明の実施の形態】図１は、本発明の薄膜トランジス
タの第１の実施形態を示す断面図であり、図２は、その
要部の拡大図である。この図において、透明基板２１、
ゲート電極２２、窒化シリコン膜２３、酸化シリコン膜
２４及び多結晶シリコン膜２５は、図９に示す薄膜トラ
ンジスタの透明基板１、ゲート電極２、窒化シリコン膜
３、酸化シリコン膜４及び多結晶シリコン膜５と同一で
ある。
【００１８】透明基板２１の表面にゲート電極２２が配
置され、このゲート電極２２を被って、ゲート絶縁膜と
しての窒化シリコン膜２３及び酸化シリコン膜２４が積
層される。そして、酸化シリコン膜２４上に、活性領域
となる半導体膜としての多結晶シリコン膜２５が積層さ
れる。多結晶シリコン膜２５上には、酸化シリコンから
なるストッパ２６が配置される。このストッパ２６に被
われた多結晶シリコン膜２５がチャネル領域２５ｃとな
り、その他の多結晶シリコン膜２５がソース領域２５ｓ
及びドレイン領域２５ｄとなる。ストッパ２６が形成さ
れた多結晶シリコン膜２５上には、多結晶シリコン膜２
５に悪影響を与えることなく接することが可能な酸化シ
リコン膜２７が積層される。そして、その酸化シリコン
膜２７上に、酸化シリコン膜２７よりも多量の水素イオ
ンを含み、水素イオンの主な供給源となる窒化シリコン
膜２８が積層される。この酸化シリコン膜２７及び窒化
シリコン膜２８により、多結晶シリコン膜２５を保護す
る層間絶縁膜が形成される。
【００１９】ここで、チャネル領域２５ｃ上でストッパ
２６と酸化シリコン膜２７とを重ねた膜厚Ｔ1は、スト
ッパ２６上の窒化シリコン膜２８の膜厚Ｔ2に対して、
式１を満たすように設定される。
【００２０】
【数１】
【００２１】即ち、水素イオンの供給量は、窒化シリコ
ン膜２８の膜厚に依存しており、その供給量に応じて酸
化シリコン膜２７の膜厚を薄く設定すれば、多結晶シリ
コン膜２５に対して十分な量の水素イオンを供給するこ
とができる。式１に従えば、例えば、窒化シリコン膜２
８の膜厚（＝Ｔ2）を２０００Åとした場合、ストッパ
２６と酸化シリコン膜２７との膜厚の合計（＝Ｔ1）
は、約４０００Å以下に設定しなければならない。換言
すれば、ストッパ２６の膜厚を２０００Åとし、酸化シ
リコン膜２７の膜厚を２０００Åとした場合、窒化シリ
コン膜２８の膜厚は、２０００Å以上とする必要があ
る。
【００２２】所定の膜厚に形成された酸化シリコン膜２
７及び窒化シリコン膜２８には、多結晶シリコン膜２５
に達するコンタクトホール２９が設けられる。そして、
このコンタクトホール２９部分に、ソース領域２５ｓ及
びドレイン領域２５ｄに接続されるソース電極３０ｓ及
びドレイン電極３０ｄが配置される。また、窒化シリコ
ン膜２８上には、ソース電極３０ｓ及びドレイン電極３
０ｄを被って表面を平坦にするアクリル樹脂層３１が積
層される。さらに、アクリル樹脂層３１にソース電極３
０ｓに達するコンタクトホール３２が設けられ、ソース
電極３０ｓに接続される透明電極３３が、アクリル樹脂
層３１上に広がるように配置される。このソース電極３
０ｓ、ドレイン電極３０ｄ及び透明電極３３は、図９に
示す薄膜トランジスタのソース電極１０ｓ、ドレイン電
極１０ｄ及び透明電極１３と同一である。
【００２３】以上の薄膜トランジスタにおいては、多結
晶シリコン膜２５上の（ストッパ２６を含む）酸化シリ
コン膜２７の膜厚が窒化シリコン膜２８の膜厚に応じて
薄く形成されるため、窒化シリコン膜２８中に多く含ま
れる水素イオンが十分に多結晶シリコン膜２５内へ導入
される。図３は、活性領域の結晶欠陥がどの程度埋めら
れたかを知るための尺度となる薄膜トランジスタのしき
い値電圧Ｖtが、窒化シリコン膜２８の膜厚Ｔ2と酸化シ
リコン膜２７の膜厚Ｔ1の２乗との比（Ｔ1^2／Ｔ2）に
応じてどの程度変化するかを示す図である。この図は、
層間絶縁膜の膜の構成比（Ｔ1^2／Ｔ2）を約２０００Å
から約１００００Åまで段階的に変化させ、各段階での
薄膜トランジスタのしきい値電圧Ｖtを測定した実測値
である。この測定結果によれば、Ｔ1^2／Ｔ2が４０００
Å以下のときに、しきい値電圧Ｖtがほぼ一定となって
安定していることが判る。また、Ｔ1^2／Ｔ2が６０００
Å以下においても、しきい値電圧Ｖtの変動は少なく、
Ｔ1^2／Ｔ2が８０００Åから１００００Åの間でしきい
値電圧Ｖtが急激に変化することが確認された。これら
の結果から、Ｔ1^2／Ｔ2は、８０００Å以下とすること
が最低限の条件であり、好ましくは、４０００Å以下と
することが最適な条件であると判断できる。
【００２４】図４は、本発明の薄膜トランジスタの第２
の実施形態を示す断面図であり、図５は、その要部の拡
大図である。この図においては、トップゲート型を示し
ている。絶縁性の透明基板４１の表面に、窒化シリコン
膜４２及び酸化シリコン膜４３が積層される。窒化シリ
コン膜４２は、透明基板４１に含まれるナトリウム等の
不純物イオンの析出を防止し、酸化シリコン膜４３は、
活性領域となる多結晶シリコン膜４４の積層を可能にす
る。酸化シリコン膜４３上の所定の領域に、薄膜トラン
ジスタの活性領域となる半導体膜としての多結晶シリコ
ン膜４４が積層される。
【００２５】多結晶シリコン膜４４が積層された酸化シ
リコン膜４３上に、ゲート絶縁膜となる酸化シリコン膜
４５が積層される。そして、酸化シリコン膜４５上に、
タングステンやクロム等の高融点金属からなるゲート電
極４６が配置される。このゲート電極４６は、多結晶シ
リコン膜４４の延在する方向に交差して配置される。こ
のゲート電極４６に被われた多結晶シリコン膜４４がチ
ャネル領域４４ｃとなり、その他の多結晶シリコン膜４
４がソース領域４４ｓ及びドレイン領域４４ｄとなる。
ゲート電極４６が配置された酸化シリコン膜４５上に、
酸化シリコン膜４７及び窒化シリコン膜４７が積層され
る。この酸化シリコン膜４７及び窒化シリコン膜４８に
より、多結晶シリコン膜４４を保護する層間絶縁膜が形
成される。
【００２６】ここで、多結晶シリコン膜４４上で、ゲー
ト絶縁膜としての酸化シリコン膜４５と層間絶縁膜とし
ての酸化シリコン膜４７を重ねた膜厚Ｔ1は、窒化シリ
コン膜４８の膜厚Ｔ2に対して、上述の式１を満たすよ
うに設定される。多結晶シリコン膜４４に対する水素イ
オンの供給は、ボトムゲート型とトップゲート型とで同
じ条件となる。このため、図２に示すボトムゲート型の
場合と同様に、上述の式１で設定される膜厚を満たせ
ば、多結晶シリコン膜４４に対して十分な量の水素イオ
ンを供給することができる。
【００２７】所定の膜厚に形成された酸化シリコン膜４
５、４７及び窒化シリコン膜４８には、多結晶シリコン
膜４５に達するコンタクトホール４９が設けられ、ソー
ス領域４５ｓ及びドレイン領域４５ｄに接続されるソー
ス電極５０ｓ及びドレイン電極５０ｄが配置される。そ
して、窒化シリコン膜４８上に、ソース電極５０ｓ及び
ドレイン電極５０ｄを被って表面を平坦にするアクリル
樹脂層５１が積層される。さらに、アクリル樹脂層５１
にソース電極５０ｓに達するコンタクトホール５２が設
けられ、ソース電極５０ｓに接続される透明電極５３
が、アクリル樹脂層５１上に広がるように配置される。
このソース電極５０ｓ、ドレイン電極５０ｄ及び透明電
極５３は、ボトムゲート型の場合と同一である。
【００２８】以上の薄膜トランジスタにおいても、ボト
ムゲート型の場合と同様に、多結晶シリコン膜４４上の
酸化シリコン膜４５、４６の膜厚が窒化シリコン膜４８
の膜厚に応じて薄く形成されるため、窒化シリコン膜４
８中に多く含まれる水素イオンが十分な量だけ多結晶シ
リコン膜４４内へ導入される。図６（ａ）〜（ｃ）及び
図７（ｄ）〜（ｆ）は、第１の実施形態に係る薄膜トラ
ンジスタの製造方法を説明する工程別の断面図である。
これらの図においては、図１と同一部分を示している。 （ａ）第１工程 絶縁性の透明基板２１上に、クロムやモリブデン等の高
融点金属をスパッタ法により１０００Åの膜厚に積層
し、高融点金属膜３４を形成する。この高融点金属膜３
４を所定の形状にパターニングし、ゲート電極２２を形
成する。このパターニング処理では、テーパーエッチン
グによって、ゲート電極２２の両端部が透明基板２１側
で広くなるようなテーパー形状に形成される。 （ｂ）第２工程 透明基板２１上に、プラズマＣＶＤ法により窒化シリコ
ンを５００Å以上の膜厚に積層し、連続して、酸化シリ
コンを１３００Å以上の膜厚に積層する。これにより、
透明基板２１からの不純物イオンの析出を阻止する窒化
シリコン膜２３及びゲート絶縁膜となる酸化シリコン膜
２４が形成される。そして、酸化シリコン膜２３上に、
同じくプラズマＣＶＤ法によりシリコンを４００Åの膜
厚に積層し、非晶質のシリコン膜２５'を形成する。そ
して、４３０℃程度で１時間以上熱処理してシリコン膜
２５'中の水素を膜外へ排出し、水素濃度を１％以下に
した後、エキシマレーザーをシリコン膜２５'に照射
し、非晶質状態のシリコンが融解するまで加熱する。こ
れにより、シリコンが結晶化し、多結晶シリコン膜２５
となる。 （ｃ）第３工程 多結晶シリコン膜２５上に酸化シリコンを１０００Åの
膜厚に積層し、酸化シリコン膜３５を形成する。そし
て、この酸化シリコン膜３５をゲート電極２２の形状に
合わせてパターニングし、ゲート電極２２に重なるスト
ッパ２６を形成する。このストッパ２６の形成において
は、酸化シリコン膜３５を被ってレジスト層を形成し、
そのレジスト層を透明基板側からゲート電極２２をマス
クとして露光することにより、マスクずれをなくすこと
ができる。 （ｄ）第４工程 ストッパ２６が形成された多結晶シリコン膜２５に対
し、形成すべきトランジスタのタイプに対応するＰ型あ
るいはＮ型のイオンを注入する。即ち、Ｐチャネル型の
トランジスタを形成する場合には、ボロン等のＰ型イオ
ンを注入し、Ｎチャネル型のトランジスタを形成する場
合には、リン等のＮ型イオンを注入する。この注入によ
り、ストッパ２６で被われた領域を除いて多結晶シリコ
ン膜２５にＰ型あるいはＮ型の導電性を示す領域が形成
される。これらの領域が、ストッパ２６の両側でソース
領域２５ｓ及びドレイン領域２５ｄとなる。 （ｅ）第５工程 ソース領域２５ｓ及びドレイン領域２５ｄが形成された
多結晶シリコン膜２５にエキシマレーザーを照射し、シ
リコンが融解しない程度に加熱する。これにより、ソー
ス領域２５ｓ及びドレイン領域２５ｄ内の不純物イオン
が活性化される。そして、ストッパ２６（ゲート電極２
２）の両側に所定の幅を残して多結晶シリコン膜２５を
島状にパターニングし、トランジスタを分離独立させ
る。 （ｆ）第６工程 多結晶シリコン膜２５上にプラズマＣＶＤ法により酸化
シリコンを１０００Åの膜厚に積層し、連続して、窒化
シリコンを３０００Åの膜厚に積層する。これにより、
酸化シリコン膜２７及び窒化シリコン膜２８の２層から
なる層間絶縁膜が形成される。ここで、ストッパ２６と
酸化シリコン膜２７とを重ねた膜厚Ｔ1は、２０００Å
であるのに対して、窒化シリコン膜２８の膜厚Ｔ2は、
３０００Åであり、上述の式１が満たされている。
【００２９】酸化シリコン膜２７及び窒化シリコン膜２
８を形成した後、窒素雰囲気中で加熱し、窒化シリコン
膜２８内に含まれる水素イオンを多結晶シリコン膜２５
へ導入する。この加熱処理の温度は、水素イオンの移動
が十分であり、透明基板２１が損傷を受けない範囲とす
る必要があり、３５０〜４５０℃の範囲が適当である。
窒化シリコン膜２８内に含まれる水素イオンは、窒化シ
リコン膜２８の膜厚に応じて薄く形成された酸化シリコ
ン膜２７を通して多結晶シリコン層２５へ導入されるた
め、多結晶シリコン層２５で必要な量が確実に供給され
る。これにより、多結晶シリコン層２５内の結晶欠陥が
水素イオンで埋められる。
【００３０】水素イオンによる多結晶シリコン層２５内
の結晶欠陥の補充が完了した後には、ソース領域２５ｓ
及びドレイン領域２５ｄに対応して、酸化シリコン膜２
７及び窒化シリコン膜２８を貫通するコンタクトホール
２９を形成し、このコンタクトホール２９部分に、アル
ミニウム等の金属からなるソース電極３０ｓ及びドレイ
ン電極３０ｄを形成する。このソース電極３０ｓ及びド
レイン電極３０ｄの形成は、例えば、コンタクトホール
２９が形成された窒化シリコン膜２８上にスパッタリン
グしたアルミニウムをパターニングすることで形成され
る。
【００３１】続いて、ソース電極３０ｓ及びドレイン電
極３０ｄが形成された窒化シリコン膜２８上にアクリル
樹脂溶液を塗布し、焼成してアクリル樹脂層３１を形成
する。このアクリル樹脂層３１は、ストッパ２６やソー
ス電極３０ｓ、ドレイン電極３０ｄによる凹凸を埋めて
表面を平坦化する。さらに、ソース電極３０ｓ上にアク
リル樹脂層３１を貫通するコンタクトホール３２を形成
し、このコンタクトホール３２部分に、ソース電極３０
ｓに接続されるＩＴＯ等からなる透明電極３３を形成す
る。この透明電極３３の形成は、例えば、コンタクトホ
ール３２が形成されたアクリル樹脂層３１上にスパッタ
リングしたＩＴＯをパターニングすることで形成され
る。
【００３２】以上の第１乃至第６工程により、図１に示
す構造を有するボトムゲート型の薄膜トランジスタが形
成される。図８（ａ）〜（ｄ）は、第２の実施形態に係
る薄膜トランジスタの製造方法を説明する工程別の断面
図である。これらの図においては、図４と同一部分を示
している。 （ａ）第１工程 絶縁性の透明基板４１上に、プラズマＣＶＤ法により窒
化シリコンを５００Å以上の膜厚に積層し、連続して、
酸化シリコンを５００Åの膜厚に積層する。これによ
り、透明基板４１からの不純物イオンの析出を阻止する
窒化シリコン膜４２及び多結晶シリコン膜４４の積層を
可能にする酸化シリコン膜４３が形成される。さらに、
同じくプラズマＣＶＤ法によりシリコンを４００Åの膜
厚に積層し、非晶質のシリコン膜４４'を形成する。そ
して、４３０℃程度で１時間以上熱処理してシリコン膜
４４'中の水素を膜外へ排出し、水素濃度を１％以下に
した後、エキシマレーザーをシリコン膜４４'に照射
し、非晶質状態のシリコンが融解するまで加熱する。こ
れにより、シリコンが結晶化し、多結晶シリコン膜４４
となる。 （ｂ）第２工程 トランジスタの形成位置に対応して多結晶シリコン膜４
４を所定の形状にパターニングし、トランジスタ毎に分
離する。多結晶シリコン層４４を分離した後、プラズマ
ＣＶＤ法により酸化シリコンを１０００Åの膜厚に積層
し、ゲート絶縁膜となる酸化シリコン膜４５を形成す
る。そして、スパッタ法によりクロムやモリブデン等の
高融点金属を１０００Åの膜厚に積層して、高融点金属
膜５４を形成する。この高融点金属膜５４を、多結晶シ
リコン膜４５を横切る所定の形状にパターニングし、ゲ
ート電極４６を形成する。 （ｃ）第３工程 ゲート電極４６をマスクとし、形成すべきトランジスタ
のタイプに対応するＰ型あるいはＮ型のイオンを多結晶
シリコン膜４４へ注入する。この注入においては、ゲー
ト電極４６で被われた領域を除いて多結晶シリコン膜４
４にＰ型あるいはＮ型の導電性を示す領域が形成され
る。これらの領域が、ソース領域４４ｓ及びドレイン領
域４４ｄとなる。そして、所定の導電型の不純物イオン
が注入された多結晶シリコン膜４４にエキシマレーザー
を照射し、シリコンが融解しない程度に加熱する。これ
により、ソース領域４４ｓ及びドレイン領域４４ｄ内の
不純物イオンが活性化される。 （ｄ）第４工程 ゲート電極４６が形成された酸化シリコン膜４５上にプ
ラズマＣＶＤ法により酸化シリコンを１０００Åの膜厚
に積層し、連続して、窒化シリコンを３０００Åの膜厚
に積層する。これにより、酸化シリコン膜４７及び窒化
シリコン膜４８の２層からなる層間絶縁膜が形成され
る。ここで、酸化シリコン膜４５と酸化シリコン膜４７
とを重ねた膜厚Ｔ1は、２０００Åであるのに対して、
窒化シリコン膜４８の膜厚Ｔ2は、３０００Åであり、
上述の式１が満たされている。
【００３３】酸化シリコン膜４７及び窒化シリコン膜４
８を形成した後、窒素雰囲気中で加熱し、窒化シリコン
膜４８内に含まれる水素イオンを多結晶シリコン膜４４
へ導入する。この加熱処理自体は、図７（ｆ）に示すボ
トムゲート型薄膜トランジスタの製造方法の第６工程に
おける加熱処理と同一である。ところで、多結晶シリコ
ン膜４４とゲート電極４６との間では、それぞれの界面
において水素イオンがきわめて拡散し易いため、多結晶
シリコン膜４４のゲート電極４６に被われた部分では、
ゲート電極４６側面から水素イオンが回り込んで浸入す
る。従って、高融点金属で形成されるゲート電極４６
が、水素イオンを通さないとしても、問題はない。これ
により、多結晶シリコン膜４４内の結晶欠陥が水素イオ
ンで埋められる。
【００３４】多結晶シリコン膜４内に水素イオンを導入
した後には、ソース領域４４ｓ及びドレイン領域４４ｄ
に対応して、酸化シリコン膜４５、４７及び窒化シリコ
ン膜４８を貫通するコンタクトホール４９を形成する。
そして、コンタクトホール４９部分に、アルミニウム等
の金属からなるソース電極５０ｓ及びドレイン電極５０
ｄを形成する。続いて、ソース電極５０ｓ及びドレイン
電極５０ｄが形成された窒化シリコン膜４８上にアクリ
ル樹脂溶液を塗布し、焼成してアクリル樹脂層５１を形
成する。このアクリル樹脂層５１は、ゲート電極４６や
ソース電極５０ｓ、ドレイン電極５０ｄによる凹凸を埋
めて表面を平坦化する。さらに、ソース電極５０ｓ上に
アクリル樹脂層５１を貫通するコンタクトホール５２を
形成し、このコンタクトホール５２部分に、ソース電極
５０ｓに接続されるＩＴＯ等からなる透明電極５３を形
成する。
【００３５】以上の第１乃至第４工程により、図４に示
す構造を有するトップゲート型の薄膜トランジスタが形
成される。尚、上述の各実施形態において例示した各部
の膜厚については、特定の条件における最適値であり、
必ずしもこれらの値に限られるものではない。活性領域
となる半導体膜（多結晶シリコン膜）に重なる酸化シリ
コン膜及び窒化シリコン膜の膜厚が、上述の式１を満た
すような値であれば、本願発明の目的を達成し得る。
【００３６】
【発明の効果】本発明によれば、活性領域を形成する多
結晶シリコン膜上に、酸化シリコン膜を介して窒化シリ
コン膜を形成した場合でも、多結晶シリコン膜の結晶欠
陥が窒化シリコン膜から供給される水素イオンによって
確実に埋められる。従って、窒化シリコン膜から多結晶
シリコン膜へ水素イオンを導入するためのアニール処理
の条件を緩和することができ、製造工程を簡略化して、
結果的に製造歩留まりの向上が望める。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの第１の実施形態を
示す断面図である。
【図２】図１の要部の拡大図である。
【図３】薄膜トランジスタのしきい値と層間絶縁膜の膜
厚比との関係を示す図である。
【図４】本発明の薄膜トランジスタの第２の実施形態を
示す断面図である。
【図５】図４の要部の拡大図である。
【図６】第１の実施形態に係る製造方法の前半の工程を
示す工程別の断面図である。
【図７】第１の実施形態に係る製造方法の後半の工程を
示す工程別の断面図である。
【図８】第２の実施形態に係る製造方法を示す工程別の
断面図である。
【図９】従来の薄膜トランジスタの構造を示す断面図で
ある。
【符号の説明】
１、２１、４１ 透明基板 ２、２２、４６ ゲート電極 ３、８、２３、２８、４２、４８ 窒化シリコン膜 ４、７、２４、２７、４３、４７ 酸化シリコン膜 ５、２５、４４ 多結晶シリコン膜 ５ｃ、２５ｃ、４４ｃ チャネル領域 ５ｓ、２５ｓ、４４ｓ ソース領域 ５ｄ、２５ｄ、４４ｄ ドレイン領域 ６、２６ ストッパ ９、１２、２９、３２、４９、５２ コンタクトホール １０ｓ、３０ｓ、５０ｓ ソース電極 １０ｄ、３０ｄ、５０ｄ ドレイン電極 １１、３１、５１ アクリル樹脂層 １２、３３、３５ 透明電極

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板と、前記基板の一主面上に配置され
    るゲート電極と、前記基板上に前記ゲート電極を被って
    積層されるゲート絶縁膜と、前記ゲート絶縁膜上に積層
    される半導体膜と、前記半導体膜上に積層される層間絶
    縁膜と、を有し、前記層間絶縁膜は、前記半導体膜に接
    する酸化シリコン膜及び前記酸化シリコン膜に接する窒
    化シリコン膜を含み、前記酸化シリコン膜の膜厚が、前
    記窒化シリコン膜の膜厚に８０００Åを乗じた値の平方
    根以下に設定されることを特徴とする薄膜トランジス
    タ。
  2. 【請求項２】 前記半導体膜は、非晶質シリコンを融解
    して結晶化した多結晶シリコンからなることを特徴とす
    る請求項１に記載の薄膜トランジスタ。
  3. 【請求項３】 基板と、前記基板の一主面上に積層され
    る半導体膜と、前記半導体膜上に積層されるゲート絶縁
    膜と、前記ゲート絶縁膜上に前記半導体膜と交差して配
    置されるゲート電極と、前記ゲート絶縁膜上に前記ゲー
    ト電極を被って積層される層間絶縁膜と、を有し、前記
    層間絶縁膜は、前記半導体膜に接する酸化シリコン膜及
    び前記酸化シリコン膜に接する窒化シリコン膜を含み、
    前記酸化シリコン膜の膜厚が、前記窒化シリコン膜の膜
    厚に８０００Åを乗じた値の平方根以下に設定されるこ
    とを特徴とする薄膜トランジスタ。
  4. 【請求項４】 前記半導体膜は、非晶質シリコンを融解
    して結晶化した多結晶シリコンからなることを特徴とす
    る請求項１に記載の薄膜トランジスタ。
  5. 【請求項５】 基板の一主面上にゲート電極を形成する
    第１工程と、前記基板上に前記ゲート電極を被ってゲー
    ト絶縁膜を積層し、このゲート絶縁膜上に半導体膜を積
    層する第２工程と、前記半導体膜上に層間絶縁膜を積層
    する第３工程と、前記半導体膜及び前記層間絶縁膜を所
    定温度に加熱して前記層間絶縁膜に含まれる水素イオン
    を前記半導体膜内に導入する第４工程と、を有し、前記
    第３工程は、前記半導体膜に接して酸化シリコン膜を第
    １の膜厚に積層する工程及び前記酸化シリコン膜に接し
    て窒化シリコン膜を第２の膜厚に積層する工程を含み、
    前記第１の膜厚を前記第２の膜厚に８０００Åを乗じた
    値の平方根以下とすることを特徴とする薄膜トランジス
    タの製造方法。
  6. 【請求項６】 前記第２工程は、前記ゲート絶縁膜上に
    非晶質シリコンを積層した後、その非晶質シリコンを融
    解して結晶化して多結晶シリコン層とする工程を含むこ
    とを特徴とする請求項５に記載の薄膜トランジスタの製
    造方法。
  7. 【請求項７】 前記第４工程は、３５０℃乃至４５０℃
    の範囲で加熱処理することを特徴とする請求項５に記載
    の薄膜トランジスタの製造方法。
  8. 【請求項８】 基板の一主面上に半導体膜を形成する第
    １工程と、前記半導体膜上にゲート絶縁膜を積層し、こ
    のゲート絶縁膜上に前記半導体膜と交差してゲート電極
    を形成する第２工程と、前記ゲート絶縁膜上に前記ゲー
    ト電極を被って層間絶縁膜を積層する第３工程と、所定
    温度に加熱して前記層間絶縁膜に含まれる水素イオンを
    前記半導体膜内に導入する第４工程と、を有し、前記第
    ３工程は、前記半導体膜に接して酸化シリコン膜を第１
    の膜厚に積層する工程及び前記酸化シリコン膜に接して
    窒化シリコン膜を第２の膜厚に積層する工程を含み、前
    記第１の膜厚を前記第２の膜厚に８０００Åを乗じた値
    の平方根以下とすることを特徴とする薄膜トランジスタ
    の製造方法。
  9. 【請求項９】 前記第１工程は、前記基板上に非晶質シ
    リコンを積層した後、その非晶質シリコンを融解して結
    晶化して多結晶シリコン層とする工程を含むことを特徴
    とする請求項８に記載の薄膜トランジスタの製造方法。
  10. 【請求項１０】 前記第４工程は、３５０℃乃至４５０
    ℃の範囲で加熱処理することを特徴とする請求項８に記
    載の薄膜トランジスタの製造方法。
JP26670597A 1997-09-30 1997-09-30 薄膜トランジスタの製造方法 Expired - Fee Related JP3599972B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP26670597A JP3599972B2 (ja) 1997-09-30 1997-09-30 薄膜トランジスタの製造方法
TW087115802A TW405270B (en) 1997-09-30 1998-09-23 Thin film transistor and method for making the same
US09/161,870 US6265730B1 (en) 1997-09-30 1998-09-28 Thin-film transistor and method of producing the same
KR1019980040640A KR100544919B1 (ko) 1997-09-30 1998-09-29 박막트랜지스터및박막트랜지스터의제조방법
US09/542,200 US6613618B1 (en) 1997-09-30 2000-04-04 Thin-film transistor and method of producing the same
KR1020050051772A KR100599908B1 (ko) 1997-09-30 2005-06-16 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
KR1020050051773A KR100599910B1 (ko) 1997-09-30 2005-06-16 박막 트랜지스터 및 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26670597A JP3599972B2 (ja) 1997-09-30 1997-09-30 薄膜トランジスタの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004234385A Division JP2004363626A (ja) 2004-08-11 2004-08-11 薄膜トランジスタの製造方法
JP2004234386A Division JP2004363627A (ja) 2004-08-11 2004-08-11 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11111989A true JPH11111989A (ja) 1999-04-23
JP3599972B2 JP3599972B2 (ja) 2004-12-08

Family

ID=17434548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26670597A Expired - Fee Related JP3599972B2 (ja) 1997-09-30 1997-09-30 薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (2) US6265730B1 (ja)
JP (1) JP3599972B2 (ja)
KR (3) KR100544919B1 (ja)
TW (1) TW405270B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
US7638806B2 (en) 2006-09-29 2009-12-29 Sony Corporation Thin-film semiconductor device, display, and method for manufacturing thin film semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2002050764A (ja) 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
KR100764273B1 (ko) * 2001-05-31 2007-10-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 제조방법
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US20040087116A1 (en) * 2002-10-30 2004-05-06 Junichiro Nakayama Semiconductor devices and methods of manufacture thereof
KR101195165B1 (ko) 2003-11-14 2012-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
JPWO2012043338A1 (ja) * 2010-09-28 2014-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) * 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
KR102892044B1 (ko) 2025-05-26 2025-12-01 홍승현 가변 색상을 갖는 콘크리트 축대 블럭 및 그 제조 방법, 그리고 콘크리트 축대 블럭 관리 시스템

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137215A (ja) 1982-02-08 1983-08-15 Sanyo Electric Co Ltd 半導体装置の絶縁膜のエツチング方法
US5162892A (en) * 1983-12-24 1992-11-10 Sony Corporation Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
JPS6432678A (en) * 1987-07-28 1989-02-02 Ricoh Kk Thin-film transistor
JPS6453559A (en) 1987-08-25 1989-03-01 Sharp Kk Manufacture of semiconductor device
US5130772A (en) 1989-12-15 1992-07-14 Samsung Electron Devices Co., Ltd. Thin film transistor with a thin layer of silicon nitride
JPH04162668A (ja) 1990-10-26 1992-06-08 Hitachi Ltd 半導体装置およびその製造方法
JPH04239731A (ja) 1991-01-23 1992-08-27 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
KR930703707A (ko) * 1991-01-30 1993-11-30 죤 죠셉 우르수 폴리실리콘 박막 트랜지스터
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
US5440168A (en) 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
JPH06260649A (ja) * 1993-03-02 1994-09-16 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH06338601A (ja) 1993-05-31 1994-12-06 Toshiba Corp 半導体装置及びその製造方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US5627089A (en) 1993-08-02 1997-05-06 Goldstar Co., Ltd. Method for fabricating a thin film transistor using APCVD
JP3208976B2 (ja) 1993-12-03 2001-09-17 富士ゼロックス株式会社 ポリシリコン薄膜トランジスタ
US5545576A (en) 1994-04-28 1996-08-13 Casio Computer Co., Ltd. Method for manufacturing a thin film transistor panel
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JPH0982982A (ja) * 1995-09-19 1997-03-28 Sony Corp 薄膜トランジスタ及びアクティブマトリクス表示装置
JP3604106B2 (ja) 1995-09-27 2004-12-22 シャープ株式会社 液晶表示装置
JP3646999B2 (ja) 1995-09-28 2005-05-11 シャープ株式会社 透過型液晶表示装置
US5616933A (en) * 1995-10-16 1997-04-01 Sony Corporation Nitride encapsulated thin film transistor fabrication technique
KR0171984B1 (ko) 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
JP3317387B2 (ja) 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US5880018A (en) 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP3323889B2 (ja) 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JP4086925B2 (ja) 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JP3269787B2 (ja) 1997-05-27 2002-04-02 シャープ株式会社 液晶表示装置
US6140668A (en) 1998-04-28 2000-10-31 Xerox Corporation Silicon structures having an absorption layer
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
US7638806B2 (en) 2006-09-29 2009-12-29 Sony Corporation Thin-film semiconductor device, display, and method for manufacturing thin film semiconductor device

Also Published As

Publication number Publication date
KR20050072404A (ko) 2005-07-11
US6613618B1 (en) 2003-09-02
JP3599972B2 (ja) 2004-12-08
KR20050072405A (ko) 2005-07-11
KR19990030268A (ko) 1999-04-26
US6265730B1 (en) 2001-07-24
KR100544919B1 (ko) 2006-04-21
KR100599910B1 (ko) 2006-07-19
KR100599908B1 (ko) 2006-07-19
TW405270B (en) 2000-09-11

Similar Documents

Publication Publication Date Title
JP3599972B2 (ja) 薄膜トランジスタの製造方法
JP3679567B2 (ja) 薄膜トランジスタの製造方法
US6191452B1 (en) Thin film transistor having a stopper layer
CN100361271C (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
US6335232B1 (en) Method of manufacturing a thin film transistor
US8603869B2 (en) Method of fabricating thin film transistor having amorphous and polycrystalline silicon
US6974972B1 (en) Thin-film transistor, and liquid crystal display device using the same
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH11111991A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2003031817A (ja) コンタクト構造の形成方法
JP2004363627A (ja) 薄膜トランジスタ及びその製造方法
JP2004363626A (ja) 薄膜トランジスタの製造方法
KR100599909B1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
JPH11111999A (ja) 薄膜トランジスタの製造方法
JPH11111997A (ja) 薄膜トランジスタ
JP2007157986A (ja) トランジスタを備えた装置
JPH09218426A (ja) 液晶表示基板とその製造方法
JPH11111988A (ja) 薄膜半導体装置の製造方法
JPH11111996A (ja) 薄膜トランジスタの製造方法
JPH11218788A (ja) アクティブマトリックス基板の製造方法
JP2008021719A (ja) 薄膜トランジスタ装置およびその製造方法
JP2000323717A (ja) 薄膜トランジスタおよびこの薄膜トランジスタの製造方法
JPH04330735A (ja) 逆スタガ型薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees