JPH11234086A - 余弦等化器 - Google Patents

Abstract

(57)【要約】 【課題】 等化対象とする波形の変化に容易に対応可能
な余弦等化器を提供する。 【解決手段】 遅延回路３０に複数の遅延回路３１、３
２、…３ｎと切り換えスイッチ３０１、３０２を設けて
おき、切り換え信号ＳＷによって使用する遅延回路を選
択することにより遅延回路３０の遅延時間を可変設定可
能としておく。これにより入力信号ｆ（ｔ）の広がりに
応じた遅延を与えて適切な等化が容易に行える。また、
抵抗器４、５による分圧比を可変設定可能とすれば、さ
らに等化特性を波形に応じて向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パルス波の波形整
形を行うための余弦等化器に関するものである。

【０００２】

【従来の技術】伝送路を介して伝送されてきたパルス信
号を再生するにあたっては、帯域制限によりパルス波形
が広がって生じる符号間干渉を、等化器を用いてなるべ
く除去したのち、タイミング抽出やパルス再生が行われ
る。本発明はこの等化器の一種である余弦等化器に関す
るもので、図２はその余弦等化器の従来の構成例を示す
ものである。この回路は、抵抗器２、４、５、遅延回路
３、及び差動アンプ６から成っていて、差動アンプ６の
入力端インピーダンスは十分高いものである。

【０００３】図３は、図２の回路の各部における動作波
形を概略的に示したもので、入力端子１から抵抗器２を
介して入力されたアナログ信号ｆ（ｔ）は、遅延回路３
を介して時間τだけ遅れたアナログ信号ｆ（ｔ−τ）と
して差動アンプ６の正入力端子へ印加される。但し時間
τは遅延回路３の与える遅延時間である。差動アンプ６
の入力インピーダンスは非常に高いので、アナログ信号
ｆ（ｔ−τ）は正入力端子でほぼ全反射され、再び遅延
回路３を逆方向に通って抵抗器２、３の接続点Ａへアナ
ログ信号ｆ（ｔ−２τ）として戻り、ここで入力された
アナログ信号ｆ（ｔ）と加算される。従って抵抗器４、
５の直列回路にはこの加算されたアナログ信号ｆ（ｔ）
＋ｆ（ｔ−２τ）が印加され、抵抗器５の端子電圧はＫ
｛ｆ（ｔ）＋ｆ（ｔ−２τ）｝となる。但しＫ＜１は抵
抗器４、５による分圧比である。上記の抵抗器５の端子
電圧はそのまま差動アンプ６の負入力端子へ印加される
から、差動アンプ６の出力端子７への出力電圧Voutは、

【数１】 Vout＝ｆ（ｔ−τ）−Ｋ｛ｆ（ｔ）＋ｆ（ｔ−２τ）｝ となる。ここで遅延回路３の与える遅延時間τ、及び抵
抗器４、５による分圧比Ｋを適当に設定しておけば、図
３にみられるように、入力信号ｆ（ｔ）を、そのすその
部分を削りとった形の、より巾の狭い波形に変換するこ
とができる。

【０００４】

【発明が解決しようとする課題】上記に説明した従来の
余弦等化器は、遅延回路の遅延時間が固定されている。
一方、遅延回路を組み込む装置では、どの程度のパルス
波形の広がりが生じているかが予めわからない場合があ
るので、このときには種々の遅延時間の遅延回路を用い
た余弦等化器を用意してテストしてみる必要がある。し
かし、例えば無人の再生中継装置に余弦等化器を用いる
ことを考えると、その設置や調整には多くの余弦等化器
を持参するのは不便であり、また余弦等化器そのものを
交換してテストを行うのも手間がかかる。

【０００５】本発明の目的は、上記した従来技術の問題
点をなくし、遅延回路の遅延時間を可変設定可能とする
ことにより、種々の波形に容易に対応可能な余弦等化器
を提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、その１つの端子に入力信号が印加され
かつその両端子間のいずれの方向へも遅延を与えて信号
を伝達しかつその遅延時間が可変設定可能な遅延回路
と、その正側入力端子に前記遅延回路により遅延された
入力信号である第１遅延信号が印加されかつ前記正側入
力端子のインピーダンスが前記遅延回路の特性インピー
ダンスより大きい差動アンプと、前記差動アンプの正側
入力端子で反射された前記第１遅延信号が前記遅延回路
でさらに遅延されて生成された第２遅延信号と前記入力
信号とが加算された信号を分圧して前記差動アンプの負
側入力端子へ印加するための抵抗分圧回路と、から成る
ことを特徴とする余弦等化器を提供する。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、本発明になる余弦等化器の構成例を示す
ブロック図で、その全体的な構成は図２の従来例と同様
である。異なっているのは図２の遅延回路３に代わって
その遅延時間τが可変設定可能な遅延回路３０が用いら
れている点である。遅延回路３０は、その遅延時間が互
いに異なるｎ個の遅延回路３１、３２、…３ｎと、切り
替えスイッチ３０１、３０２を有していて、この切り換
えスイッチ３０１、３０２を切り換え信号ＳＷにより制
御することで所望の遅延時間を有した遅延回路を選ぶこ
とができる。ここで切り換えスイッチ３０１、３０２と
してリレーのような機械的なものを用いるときは、切り
換え信号ＳＷはその機械的スイッチを駆動する信号であ
り、あるいは直接機械的に手動で切り換えるスイッチで
あれば、それを動かす力である。また切り換えスイッチ
３０１、３０２を、ゲート機能を持つ双方向バッファア
ンプで構成するときは、切り換え信号ＳＷはゲートのオ
ンオフ信号である。さらに、アナログ信号をディジタル
処理で等化する場合には、ディジタル回路で構成した遅
延回路の遅延時間を切り換え信号ＳＷで可変設定するこ
ととなる。

【０００８】図１の構成によると、その動作は図２に説
明した従来例と同様であるが、遅延回路の遅延時間を可
変設定できる点に特徴がある。このため、本発明の余弦
等化器を組み込んだ装置であれば、余分な余弦等化器を
何種類も用意していなくても、その遅延時間を選択する
だけで多くの場合への対応が可能になる。

【０００９】なお、図１では抵抗器４、５による分圧比
Ｋは一定としたが、例えば抵抗器５を可変抵抗器とし、
これによって分圧比Ｋを可変できるようにしておけば、
より効果的に波形等化が行える。

【００１０】

【発明の効果】本発明によれば、遅延回路の遅延時間
を、さらには抵抗器による分圧比も可変設定可能とする
ことにより、対象とする波形に応じた等化を容易に実現
できる効果がある。

【図面の簡単な説明】

【図１】本発明になる余弦等化器の構成例を示す図であ
る。

【図２】従来の余弦等化器の構成例を示す図である。

【図３】余弦等化器の動作説明図である。

【符号の説明】

４、５ 抵抗器 ６ 差動アンプ ３０ 遅延回路 ３１〜３ｎ 遅延回路 ３０１、３０２ 切り換えスイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 その１つの端子に入力信号が印加されか
   つその両端子間のいずれの方向へも遅延を与えて信号を
   伝達しかつその遅延時間が可変設定可能な遅延回路と、 その正側入力端子に前記遅延回路により遅延された入力
   信号である第１遅延信号が印加されかつ前記正側入力端
   子のインピーダンスが前記遅延回路の特性インピーダン
   スより大きい差動アンプと、 前記差動アンプの正側入力端子で反射された前記第１遅
   延信号が前記遅延回路でさらに遅延されて生成された第
   ２遅延信号と前記入力信号とが加算された信号を分圧し
   て前記差動アンプの負側入力端子へ印加するための抵抗
   分圧回路と、 から成ることを特徴とする余弦等化器。
2. 【請求項２】 前記抵抗分圧回路は、その分圧比を可変
   設定可能な回路であることを特徴とする請求項１に記載
   の余弦等化器。