JPS5818941A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5818941A JPS5818941A JP56117356A JP11735681A JPS5818941A JP S5818941 A JPS5818941 A JP S5818941A JP 56117356 A JP56117356 A JP 56117356A JP 11735681 A JP11735681 A JP 11735681A JP S5818941 A JPS5818941 A JP S5818941A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- forming
- width
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は改良された半導体装置の製造方法に関する。
近年、集積回路（以下単にＩＣと称する）技術の進歩は
著Ｍしいものがあり、一つのＩＣチップに集積される素
子の数は４万におよび、１０万素子を越えるＩＣも現わ
れて来た。これらのＩＣチ、プでは、ＩＣｔ構成するト
ランジスタや各素子間の配線はファインバタン化が進み
、その寸法は数ミクロンの単位まで縮小されつつある。
著Ｍしいものがあり、一つのＩＣチップに集積される素
子の数は４万におよび、１０万素子を越えるＩＣも現わ
れて来た。これらのＩＣチ、プでは、ＩＣｔ構成するト
ランジスタや各素子間の配線はファインバタン化が進み
、その寸法は数ミクロンの単位まで縮小されつつある。
しかし、ＩＣ千、プ内の配線には、信号を伝達するだけ
の信号配線と各素子に電力を供給するための配線の二種
類がある。前者の信号配線は微小電流しか流れないため
信号伝達速度のみが重要であり。
の信号配線と各素子に電力を供給するための配線の二種
類がある。前者の信号配線は微小電流しか流れないため
信号伝達速度のみが重要であり。
その幅は微細加工技術によ）決まる。しかし電力を供給
する丸めの配線５例えば電源配線、グランド配線等は、
電流容量が大であり、集積度が増すにつれて更に増える
傾向にある。Ａｎ配線中の電流密度はＩＣの信頼性上制
限されるため、電流容量の大きな配線は、太くする必要
がある。このため、信号配線が微細化されている事・を
考えると、電流容量の大きな配線の配線幅を縮小する事
は重要である。
する丸めの配線５例えば電源配線、グランド配線等は、
電流容量が大であり、集積度が増すにつれて更に増える
傾向にある。Ａｎ配線中の電流密度はＩＣの信頼性上制
限されるため、電流容量の大きな配線は、太くする必要
がある。このため、信号配線が微細化されている事・を
考えると、電流容量の大きな配線の配線幅を縮小する事
は重要である。
従来の半導体装置を図を用いて説明する。
第１図はＩＣチ、プの一部を示し、１は素子の形成され
たチップであるが、ＡＩ配線以外のポリシリコン、拡散
層等は省略しである。第２図は。
たチップであるが、ＡＩ配線以外のポリシリコン、拡散
層等は省略しである。第２図は。
第１図をＡ−にに沿って切断したときの拡大断面図であ
る。第１図において３は信号ＡＪ配線でおり、電流はほ
とんど流れないため数ミクロン幅で充分である。２は電
源Ａｊ配線のため電流容量が大きな配線であシ、電流に
よっては１００ミクロン以上の配線幅を必要とすること
もある。
る。第１図において３は信号ＡＪ配線でおり、電流はほ
とんど流れないため数ミクロン幅で充分である。２は電
源Ａｊ配線のため電流容量が大きな配線であシ、電流に
よっては１００ミクロン以上の配線幅を必要とすること
もある。
第２図において４は半導体基板、５は８ｉ０．膜であり
、６，７はそれぞれ第１図の２，３に対応する。
、６，７はそれぞれ第１図の２，３に対応する。
Ａｌ膜厚を大きくすれば、同一のＡＩ配線幅でも電流容
量の増加が可能であるが、アルミバタン６．７は同一の
工程で形成されるため、７の膜厚も大きくなり、サイド
エツチング等の関係で、ファインバタン化が困難になっ
てしまう、このため最近のＩＣチップでは、電源配線や
グランド配線に用いるＡ！配線幅が他の配線と比して著
しく太くなっている。これは、ＩＣチ、ブの縮小を阻害
し１歩留り低下の一原因をなしている。
量の増加が可能であるが、アルミバタン６．７は同一の
工程で形成されるため、７の膜厚も大きくなり、サイド
エツチング等の関係で、ファインバタン化が困難になっ
てしまう、このため最近のＩＣチップでは、電源配線や
グランド配線に用いるＡ！配線幅が他の配線と比して著
しく太くなっている。これは、ＩＣチ、ブの縮小を阻害
し１歩留り低下の一原因をなしている。
本発明はかかる従来技術の欠点を改善し、微細な信号配
線には何ら影響を与えることなく、電流容量の大きな配
線の幅を縮小することのできる半導体装置の製造方法を
提供するものである。
線には何ら影響を与えることなく、電流容量の大きな配
線の幅を縮小することのできる半導体装置の製造方法を
提供するものである。
本発明は、必要な菓子の形成された半導体基板上の電流
容量の大きな配線を形成すべき領域に第一の金属配線を
形成する工程と、前記第一の金属配線上を含む前記基板
全面に新たに金属被膜を形成する工程と、前記第一の金
属配線上の前記金属被膜をホトエツチングなどの方法で
バタン化して厚さの厚い金属配線を形成すると共に、同
時に電流容量の小さな配線を形成すべき領域の前記金属
被膜をバタン化して前記金属配線よりも厚さの薄い第二
の金属配Ｓｔ−形成する工程を含むことを特徴とする半
導体装置の製造方法である。
容量の大きな配線を形成すべき領域に第一の金属配線を
形成する工程と、前記第一の金属配線上を含む前記基板
全面に新たに金属被膜を形成する工程と、前記第一の金
属配線上の前記金属被膜をホトエツチングなどの方法で
バタン化して厚さの厚い金属配線を形成すると共に、同
時に電流容量の小さな配線を形成すべき領域の前記金属
被膜をバタン化して前記金属配線よりも厚さの薄い第二
の金属配Ｓｔ−形成する工程を含むことを特徴とする半
導体装置の製造方法である。
本発明によれば、電流容量の大きな配線の厚さを容易に
厚くすることができ、該配線の幅を小さくできるので、
半導体装置の高集積化、いいかえれば半導体装ツブの小
形化を図ることができる。
厚くすることができ、該配線の幅を小さくできるので、
半導体装置の高集積化、いいかえれば半導体装ツブの小
形化を図ることができる。
本発明を実施例により説明する。第３図〜第５図は本発
明の一実施例を示すものである。
明の一実施例を示すものである。
第３図は半導体基板４ｔ−被覆するＳｉｎ、膜５上に、
電流答量大である電源配線を第一のＡＩ配線パタン８に
よりて形成したものである。
電流答量大である電源配線を第一のＡＩ配線パタン８に
よりて形成したものである。
第４図は、＃記第−のｋｌ配線８の表面に接触する状態
でウェハースの全面に第二のＡ！膜９ｔ−形成する工程
でめる。
でウェハースの全面に第二のＡ！膜９ｔ−形成する工程
でめる。
第５図はＡｊ配線８の全表面を一定のマージンを持って
Ａ！膜９で覆うように該ＡＩ膜９を工。
Ａ！膜９で覆うように該ＡＩ膜９を工。
チップすると共に、電流容量の小さい他の信号配線バタ
ン１１に一形成する工程である。
ン１１に一形成する工程である。
この場合、電源配線は８と１０の両方のＡｊ膜が重ねら
れているため、他の配線１１に比べて厚くすることがで
き、例えばＡ！膜８と１０が同じ厚さだとすれば該電源
配線は２倍の膜厚を持つ。
れているため、他の配線１１に比べて厚くすることがで
き、例えばＡ！膜８と１０が同じ厚さだとすれば該電源
配線は２倍の膜厚を持つ。
従りて、単位配線幅畠シの電流容量も２倍となるため、
配線幅を従来のほぼｌ／２に縮小できる。また他のＡｊ
配線１１及び電源配線の周辺部の膜厚は従来と同一であ
るため、サイドエツチングによる配線幅の減少、配線切
れ等は生じない。即ち、を維持し九ｔ′！、電流容量の
大きな配線のみの膜厚を２倍（もちろん任意の倍数ｎ倍
にすることもできる）にすることで、この配線幅は１／
２ （又は１／ｎ）になり、それだけチップサイズを縮
小できる。
配線幅を従来のほぼｌ／２に縮小できる。また他のＡｊ
配線１１及び電源配線の周辺部の膜厚は従来と同一であ
るため、サイドエツチングによる配線幅の減少、配線切
れ等は生じない。即ち、を維持し九ｔ′！、電流容量の
大きな配線のみの膜厚を２倍（もちろん任意の倍数ｎ倍
にすることもできる）にすることで、この配線幅は１／
２ （又は１／ｎ）になり、それだけチップサイズを縮
小できる。
以上のように本発明によれば、電流容量の大きな配線の
幅を非常に小さくすることができ、半導体装置を高集積
化又はチップを小形化する上できわめて大きな効果があ
る。
幅を非常に小さくすることができ、半導体装置を高集積
化又はチップを小形化する上できわめて大きな効果があ
る。
第１図は従来のＩＣチ、プ上のＡｊ配線の一部を示す概
略平面図、第２図は第１図をＡ−４で切断した場合の概
略断面図、第３図、第４図及び第゛５図は本発明の一実
施例を工程順説明するための概略断面図である。 尚、図において、１・・・・・・ＩＣチップの一部、２
゜３．６〜１１・・・・・・ｋｌパタン％４・・・・・
・半導体基板、５・・・・・・Ｓｉｎ、膜である。 半１ｚ 峯Ｚ口゛ １１ “ を 峯チ図 峯り目
略平面図、第２図は第１図をＡ−４で切断した場合の概
略断面図、第３図、第４図及び第゛５図は本発明の一実
施例を工程順説明するための概略断面図である。 尚、図において、１・・・・・・ＩＣチップの一部、２
゜３．６〜１１・・・・・・ｋｌパタン％４・・・・・
・半導体基板、５・・・・・・Ｓｉｎ、膜である。 半１ｚ 峯Ｚ口゛ １１ “ を 峯チ図 峯り目
Claims (1)
- 半導体基板上の配線領域に第一の金属配線を形成する工
程と、前記第一の金属配線上を含む前記基板全面に金属
被膜を形成する工程と、前記第一の金属配線上の前記金
属被膜をバタン化して厚膜の金属配線を形成すると同時
に別の領域の前記金属被膜をバタン化して前記金属配線
よりも薄膜の第二の金属配線を形成する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117356A JPS5818941A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117356A JPS5818941A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818941A true JPS5818941A (ja) | 1983-02-03 |
Family
ID=14709653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117356A Pending JPS5818941A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436049A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Semiconductor integrated circuit and manufacture thereof |
| JPH0198637A (ja) * | 1987-10-09 | 1989-04-17 | Polyplastics Co | 液晶性ポリエステル樹脂成形品の表面処理法 |
| US5111276A (en) * | 1985-03-19 | 1992-05-05 | National Semiconductor Corp. | Thick bus metallization interconnect structure to reduce bus area |
-
1981
- 1981-07-27 JP JP56117356A patent/JPS5818941A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111276A (en) * | 1985-03-19 | 1992-05-05 | National Semiconductor Corp. | Thick bus metallization interconnect structure to reduce bus area |
| JPS6436049A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Semiconductor integrated circuit and manufacture thereof |
| JPH0198637A (ja) * | 1987-10-09 | 1989-04-17 | Polyplastics Co | 液晶性ポリエステル樹脂成形品の表面処理法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083187A (en) | Integrated circuit device having bumped power supply buses over active surface areas and method of manufacture thereof | |
| US5349238A (en) | Semiconductor device | |
| JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
| US4646126A (en) | Semiconductor device | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP3206243B2 (ja) | ボンディングパッド及びその形成方法 | |
| EP0418777B1 (en) | Wafer scale semiconductor device | |
| JPH0196943A (ja) | 半導体集積回路装置 | |
| US5510654A (en) | Semiconductor device and method of fabricating same | |
| JPH06150031A (ja) | Ｃｐｕモジュール | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JP2679388B2 (ja) | 半導体装置の製造方法 | |
| JPH0214527A (ja) | Ｍｏｓ型半導体装置 | |
| JPH06268151A (ja) | 半導体装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JPS5840843A (ja) | 半導体装置 | |
| JPH023957A (ja) | 半導体集積回路 | |
| JPS59220958A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH05198527A (ja) | 半導体装置及びその製造方法 | |
| JPS61194744A (ja) | 半導体装置 | |
| JPS61196552A (ja) | 半導体集積回路装置 |