JPS5818963A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5818963A JPS5818963A JP56117441A JP11744181A JPS5818963A JP S5818963 A JPS5818963 A JP S5818963A JP 56117441 A JP56117441 A JP 56117441A JP 11744181 A JP11744181 A JP 11744181A JP S5818963 A JPS5818963 A JP S5818963A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor device
- collector
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置に関する。
一般に、トランジスタからなる半導体装置は、コレクタ
ーペース間の接合構造の相違によって、第１図に示す如
きメサ麗の半導体装置１とｊ！２図に示す如きブレーナ
１１０半導体装置２に大別される。メｔｉｉｏ半導体装
置Ｊは、コレクタ領域の表面反転層による漏れ電流（チ
ャネル電流）を防止するために、裏面側のＮ中領域１ｍ
１ｆＣ１で達するメサ溝１ｂｔＩ１１面に形成している
。ブレーナ臘の半導体装置２は、同様に漏れ電流を防止
するために、コレクタ領域２１０両端部にＮ＋層、ｙｅ
（アニ、ツリング）を形成している。
ーペース間の接合構造の相違によって、第１図に示す如
きメサ麗の半導体装置１とｊ！２図に示す如きブレーナ
１１０半導体装置２に大別される。メｔｉｉｏ半導体装
置Ｊは、コレクタ領域の表面反転層による漏れ電流（チ
ャネル電流）を防止するために、裏面側のＮ中領域１ｍ
１ｆＣ１で達するメサ溝１ｂｔＩ１１面に形成している
。ブレーナ臘の半導体装置２は、同様に漏れ電流を防止
するために、コレクタ領域２１０両端部にＮ＋層、ｙｅ
（アニ、ツリング）を形成している。
しかしながら、このようにメサ＠１ｂ’ｐＮ”層２ｂを
形成した構造の半導体装置１，２では、その構造上ペー
ス電極ＪｃｅＪｅとエミッタ電極ｉａ、ｘａは表面側に
形成され、コレクタ電電気的に分離することが困難でＴ
ｏｂ、特に；レクタ接地回路を使用するとマイカ、ダシ
ーメ等間の放熱効果が悪い、更に、組立時の電極配線が
複雑になる欠点がＴｏうた。
形成した構造の半導体装置１，２では、その構造上ペー
ス電極ＪｃｅＪｅとエミッタ電極ｉａ、ｘａは表面側に
形成され、コレクタ電電気的に分離することが困難でＴ
ｏｂ、特に；レクタ接地回路を使用するとマイカ、ダシ
ーメ等間の放熱効果が悪い、更に、組立時の電極配線が
複雑になる欠点がＴｏうた。
本発明は、かかる点にＩＩ！みてなされたもので、半導
体装置を外囲路ディスクから容易に電気的に分離せしめ
て、信頼性及び組立性の向上を図り九半導体装置を提供
するものである。
体装置を外囲路ディスクから容易に電気的に分離せしめ
て、信頼性及び組立性の向上を図り九半導体装置を提供
するものである。
以下、本発明の実施例について図面を参照して説明する
。
。
第３図は、本発明の一実施例の断面図である。
図中１０は％ Ｎ” 置のコレクタ領域であり、コレク
タ領域１０はＮ″″ 型の低濃度領域１１を囲むようＫ
して半導体基板１２の裏面側から表面側に延出している
。半導体基板１ｚの表面側に延出されたコレクタ領域１
ｏの延出部１０ｈの大きさは、後述するコレクタ電極１
°８の取出用ｌンディング線１１が接続できる大きさに
設定されている。こＯ延出部１０ｍは所謂アニ＆シリン
ダを構成してお）、その周側面の部分には、Ｎ＋形成用
溝１１ｂが形成されている。また、低濃度領域１１内に
は、所定の拡散深さでＰ型のペース領域１４が形成され
ている。ペース領域１４内には、所定の拡散深さでＮ＋
ｉｌのニオ、り領域１５が形成されている。工２．タ
領域１５、ペース領域１４、延出部１１＆上には、工Ｚ
ツｆｉ電極１１ｊ、ベース電８１Ｆ、コレクタ電極１１
が夫々形成されている。これらの電極Ｉｇ、１ｒ、１Ｂ
は、ニオ、り領域１５、ｉ−黒領域１４、延出部ＪＪｍ
の露出表面に形成された絶縁層１９によって分離されて
いる。
タ領域１０はＮ″″ 型の低濃度領域１１を囲むようＫ
して半導体基板１２の裏面側から表面側に延出している
。半導体基板１ｚの表面側に延出されたコレクタ領域１
ｏの延出部１０ｈの大きさは、後述するコレクタ電極１
°８の取出用ｌンディング線１１が接続できる大きさに
設定されている。こＯ延出部１０ｍは所謂アニ＆シリン
ダを構成してお）、その周側面の部分には、Ｎ＋形成用
溝１１ｂが形成されている。また、低濃度領域１１内に
は、所定の拡散深さでＰ型のペース領域１４が形成され
ている。ペース領域１４内には、所定の拡散深さでＮ＋
ｉｌのニオ、り領域１５が形成されている。工２．タ
領域１５、ペース領域１４、延出部１１＆上には、工Ｚ
ツｆｉ電極１１ｊ、ベース電８１Ｆ、コレクタ電極１１
が夫々形成されている。これらの電極Ｉｇ、１ｒ、１Ｂ
は、ニオ、り領域１５、ｉ−黒領域１４、延出部ＪＪｍ
の露出表面に形成された絶縁層１９によって分離されて
いる。
このように構成され九半導体装置すによれば、ニオ、タ
電極１６、ペース電極１７、及びコレクタ電極１８の夫
々が半導体基板１２の同一表面側に形成されているので
、第４図に示す如く、同一表面上の各々の電極１６．Ｉ
Ｔ、１８に大島の取出用がンディング＠ｓ１．２２．１
３を接続し、；レジタ領域１１１０裏面側に裏面電極２
３、絶縁層２４、メタライズ電極２５．及び半田層２６
を順次介して外ｍ”ｋディスク２１を取付けることがで
きる。
電極１６、ペース電極１７、及びコレクタ電極１８の夫
々が半導体基板１２の同一表面側に形成されているので
、第４図に示す如く、同一表面上の各々の電極１６．Ｉ
Ｔ、１８に大島の取出用がンディング＠ｓ１．２２．１
３を接続し、；レジタ領域１１１０裏面側に裏面電極２
３、絶縁層２４、メタライズ電極２５．及び半田層２６
を順次介して外ｍ”ｋディスク２１を取付けることがで
きる。
つｔｂ、半導体装置２００同一主面からニオ、り電極１
σ、ペース電極１１及び；レクタ電呪 極１１を取出して、半導体装置Ｌｌを外囲Ｗディスク２
１から容易に電気的に絶縁分離するととができる。その
結果、二Ｚ、夕、ペース、；レクタのどの接地回路を使
用してもマイカ、グリース等の絶縁部材を不要にして部
品点数を減らすことができゐ、ｔた、外囲（ディスク２
７やケースに接触し丸際に感電する事故を防止で間の放
熱効果を向上させることができる。更に、組立時の電極
配線を極めて簡単なもＯＫして組立性を向上させること
ができる。
σ、ペース電極１１及び；レクタ電呪 極１１を取出して、半導体装置Ｌｌを外囲Ｗディスク２
１から容易に電気的に絶縁分離するととができる。その
結果、二Ｚ、夕、ペース、；レクタのどの接地回路を使
用してもマイカ、グリース等の絶縁部材を不要にして部
品点数を減らすことができゐ、ｔた、外囲（ディスク２
７やケースに接触し丸際に感電する事故を防止で間の放
熱効果を向上させることができる。更に、組立時の電極
配線を極めて簡単なもＯＫして組立性を向上させること
ができる。
尚、実施例では、ＮＰＮ プレーナ屋トランジスタから
なる半導体装置ｘｏｔ１ｃついて説明したが、この他に
もＰＮＰ プレーナ歴トランジスタからなる半導体装
置やメナ麗トランジスタからなる半導体装置等にも適用
できることは勿論である。
なる半導体装置ｘｏｔ１ｃついて説明したが、この他に
もＰＮＰ プレーナ歴トランジスタからなる半導体装
置やメナ麗トランジスタからなる半導体装置等にも適用
できることは勿論である。
次に、実施例の半導体装置２０の製造方法を第５図■乃
至同図に）を参照して説明する。先ず、同図■に示す如
く、例えばＮ＋臘のコレクタ領域１０となる半導体基板
の表面に工２タキＶヤル成長によシＮ−瓢の低濃度領域
１１を形成し、低濃度領域１１内に＆ロン等の不純物を
拡散してｐｍのペース領域１４を形成すると共に、ペー
ス領域１４及び低濃度領域１１０表面に酸化膜ｓｏを形
成する。
至同図に）を参照して説明する。先ず、同図■に示す如
く、例えばＮ＋臘のコレクタ領域１０となる半導体基板
の表面に工２タキＶヤル成長によシＮ−瓢の低濃度領域
１１を形成し、低濃度領域１１内に＆ロン等の不純物を
拡散してｐｍのペース領域１４を形成すると共に、ペー
ス領域１４及び低濃度領域１１０表面に酸化膜ｓｏを形
成する。
次いで、ペース領域１４のエミ、り形成予定領域に対応
する酸化膜３０の領域、及び低濃度領域１１ＯＮ＋形成
用溝ＪＪｂを形成する領域に対応する酸化膜３０の領域
を同図の）に示す如く、周知の写真蝕刻法によ〕除去す
る。
する酸化膜３０の領域、及び低濃度領域１１ＯＮ＋形成
用溝ＪＪｂを形成する領域に対応する酸化膜３０の領域
を同図の）に示す如く、周知の写真蝕刻法によ〕除去す
る。
次いで、同図（ｃ）に示す如く、低濃度領域１ノの耐形
成用＃１１ｂを形成する領域に例えば、ブレードを用い
てＮ＋飄のコレクタ領域１０にまで達する深さのＮ＋形
成用溝１１ｂを穿孔し、その内表面の破砕層をケンカル
エツチングにより除去する。
成用＃１１ｂを形成する領域に例えば、ブレードを用い
てＮ＋飄のコレクタ領域１０にまで達する深さのＮ＋形
成用溝１１ｂを穿孔し、その内表面の破砕層をケンカル
エツチングにより除去する。
次に、ペース領域１４及び低濃度領域１１の表面に選択
的に残存した酸化膜Ｓ−をマスクにして？導電飄の高濃
度不純物の拡散を施し、ペース領域１４内に所定の拡散
深さの工オツタ領域１５を形成すると共に、Ｎ＋影形成
溝１１ｂＯ内表面及び低濃度領域１ノの露出表面から、
低濃度領域１１及Ｎ”１ｌｌＯコレクタ領域ｌｏ内に所
定の拡散深さでＮ＋高濃不純物が導入されなるコレクタ
領域１ｏの延出部Ｊｏｂ（７−。
的に残存した酸化膜Ｓ−をマスクにして？導電飄の高濃
度不純物の拡散を施し、ペース領域１４内に所定の拡散
深さの工オツタ領域１５を形成すると共に、Ｎ＋影形成
溝１１ｂＯ内表面及び低濃度領域１ノの露出表面から、
低濃度領域１１及Ｎ”１ｌｌＯコレクタ領域ｌｏ内に所
定の拡散深さでＮ＋高濃不純物が導入されなるコレクタ
領域１ｏの延出部Ｊｏｂ（７−。
ラーソング）を形成する０次いで、Ｎ＋形成用＄１１ｂ
１延出部１０％、低濃度領域１１、ペース領域１４、及
びエンツタ領域１５の霧出表面に新しく絶縁層１９を形
成する。（同図の）参照） 次に１同図（転）に示す如く、こめ絶縁層１９の所定領
域にコレクタ電極１８、ペース電極１１及びエイ、り電
極ＩＩを形成するためのコンタクトホールを開口し、コ
ンタクトホール内にアルミニウムからなる夫々の電極１
６．．１７／、１εを形成する。然る後、同図■に示す
如く、１゜形成用１ｌ１１１１ｂの底部から切欠きを入
れて半導体基板を分離して、所定のＮＰＮ プレーナ製
トランジスタからなる半導体装置２０を得る。
１延出部１０％、低濃度領域１１、ペース領域１４、及
びエンツタ領域１５の霧出表面に新しく絶縁層１９を形
成する。（同図の）参照） 次に１同図（転）に示す如く、こめ絶縁層１９の所定領
域にコレクタ電極１８、ペース電極１１及びエイ、り電
極ＩＩを形成するためのコンタクトホールを開口し、コ
ンタクトホール内にアルミニウムからなる夫々の電極１
６．．１７／、１εを形成する。然る後、同図■に示す
如く、１゜形成用１ｌ１１１１ｂの底部から切欠きを入
れて半導体基板を分離して、所定のＮＰＮ プレーナ製
トランジスタからなる半導体装置２０を得る。
このようにこの半導体装置の製造方法によれば、低濃度
領域１１からコレクタ領域１０に達する耐形成用溝１１
ｂを穿孔して、この−形成用溝１１ｂの内表面から高濃
度不純物を導入することにより、コレクタ領域１０の一
部分を延出部として半導体基板の表面側に延出させるこ
とができる。その結果、ペース電極１１、エミ、り電極
１６及びコレクタ電極１８を半導体基板の同−主面側に
形成して半導体装置の信頼性及び組立性を向上させるこ
とができる。
領域１１からコレクタ領域１０に達する耐形成用溝１１
ｂを穿孔して、この−形成用溝１１ｂの内表面から高濃
度不純物を導入することにより、コレクタ領域１０の一
部分を延出部として半導体基板の表面側に延出させるこ
とができる。その結果、ペース電極１１、エミ、り電極
１６及びコレクタ電極１８を半導体基板の同−主面側に
形成して半導体装置の信頼性及び組立性を向上させるこ
とができる。
以上説明した如く、本発明に係る半導体装置によれば、
半導体装置を外囲器ディスクから容易に電気的に分離せ
しめて、信頼性及び組立性を向上させることがで亀る等
顕著力効果を有するものである１
半導体装置を外囲器ディスクから容易に電気的に分離せ
しめて、信頼性及び組立性を向上させることがで亀る等
顕著力効果を有するものである１
第１図は、従来のメサ戴半導体装置の断面図、第２図は
、従来のプレーナ臘牛導体装置の断面図、第３図は、本
発明の一実施例Ｏ断面図、蕗４図は、同実施例の半導体
装置に取出用−ンディング線及び外囲器ディスクを取付
けたものの断面図、第５図■乃至同図（ロ）は、同実施
例の半導体装置の製造方法を工程順に示す説明図である
。 １０−コレクタ領域、１０ｍ・・・−′形成用溝、Ｊ
ｘ−ｓａｔａ域、Ｉ Ｊ−”Ｉ’導体ＪＩ板、Ｉ Ｊ
−・取出用Ｉンディング線、１４−・・ペース領域、１
５・・・二電、タ領域、１６・・・工ｉ、タ電極、１１
・・・ペース電極、１１−・・コレクタ電極、１９・・
・絶縁層、２０−半導体装置。 出願人代理人 弁理士 鈴 江 武 奮第１図 第３図 第４図
、従来のプレーナ臘牛導体装置の断面図、第３図は、本
発明の一実施例Ｏ断面図、蕗４図は、同実施例の半導体
装置に取出用−ンディング線及び外囲器ディスクを取付
けたものの断面図、第５図■乃至同図（ロ）は、同実施
例の半導体装置の製造方法を工程順に示す説明図である
。 １０−コレクタ領域、１０ｍ・・・−′形成用溝、Ｊ
ｘ−ｓａｔａ域、Ｉ Ｊ−”Ｉ’導体ＪＩ板、Ｉ Ｊ
−・取出用Ｉンディング線、１４−・・ペース領域、１
５・・・二電、タ領域、１６・・・工ｉ、タ電極、１１
・・・ペース電極、１１−・・コレクタ電極、１９・・
・絶縁層、２０−半導体装置。 出願人代理人 弁理士 鈴 江 武 奮第１図 第３図 第４図
Claims (1)
- １導電渥の半導体基板に形成された；レクタ領域と、前
記基板の所定領域に形成された碩−ス領域と、賦ペース
領域内の所定領域に形成されたエミ、り領域とを具備す
る半導体装置において、基板の裏面側に形成され九コレ
クタ領域の一部分を該基板の表面領域まで延出せしめて
形成し、コレクタ電極、ペース電極及びエミッタ電極を
皺基板の同一表面側に設けたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117441A JPS5818963A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117441A JPS5818963A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818963A true JPS5818963A (ja) | 1983-02-03 |
Family
ID=14711720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117441A Pending JPS5818963A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134468A (ja) * | 1982-02-05 | 1983-08-10 | Matsushita Electronics Corp | トランジスタ素子およびこれを用いたトランジスタ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119313A (en) * | 1974-08-08 | 1976-02-16 | Takawaki Kiso Koji Kk | Kisokojokuitono oshikomihoho |
| JPS5424268A (en) * | 1977-07-26 | 1979-02-23 | Engelhard Nippon | Method of purifying air containing carbon monoxide |
-
1981
- 1981-07-27 JP JP56117441A patent/JPS5818963A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119313A (en) * | 1974-08-08 | 1976-02-16 | Takawaki Kiso Koji Kk | Kisokojokuitono oshikomihoho |
| JPS5424268A (en) * | 1977-07-26 | 1979-02-23 | Engelhard Nippon | Method of purifying air containing carbon monoxide |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134468A (ja) * | 1982-02-05 | 1983-08-10 | Matsushita Electronics Corp | トランジスタ素子およびこれを用いたトランジスタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5818963A (ja) | 半導体装置 | |
| JPS58142578A (ja) | 半導体装置 | |
| JP2004022653A (ja) | 半導体装置 | |
| JP3036256B2 (ja) | 半導体装置 | |
| JPH06244239A (ja) | 半導体装置 | |
| JPS618969A (ja) | 半導体集積回路装置 | |
| JPS58500679A (ja) | プレ−ナトランジスタ構造体 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPS58182861A (ja) | 半導体装置 | |
| CN211507621U (zh) | 功率半导体组件 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPS61170068A (ja) | Ｍｏｓトランジスタ | |
| JPS58188158A (ja) | 半導体装置とその製造方法 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| JPS58216439A (ja) | 半導体装置 | |
| JPS58101462A (ja) | 半導体装置 | |
| JPH03270155A (ja) | 半導体装置及びその製造方法 | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS5844732A (ja) | 半導体装置 | |
| JPS5889855A (ja) | バイポ−ラｍｏｓ半導体装置 | |
| JPS5969933A (ja) | 半導体装置の製造方法 | |
| JPS5975657A (ja) | 半導体装置 | |
| JPS62114271A (ja) | 半導体素子の製造方法 | |
| JPS59101449U (ja) | 半導体装置 | |
| JPS5926265U (ja) | 半導体装置 |