JPS59161897A - 多層印刷回路基板 - Google Patents

多層印刷回路基板

Info

Publication number
JPS59161897A
JPS59161897A JP3580883A JP3580883A JPS59161897A JP S59161897 A JPS59161897 A JP S59161897A JP 3580883 A JP3580883 A JP 3580883A JP 3580883 A JP3580883 A JP 3580883A JP S59161897 A JPS59161897 A JP S59161897A
Authority
JP
Japan
Prior art keywords
multilayer printed
printed circuit
circuit board
clearance
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3580883A
Other languages
English (en)
Other versions
JPH0449797B2 (ja
Inventor
小沢 芳幸
千石 則夫
博 香西
川島 誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3580883A priority Critical patent/JPS59161897A/ja
Publication of JPS59161897A publication Critical patent/JPS59161897A/ja
Publication of JPH0449797B2 publication Critical patent/JPH0449797B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、貫通スルーホールと多重スルーホールを有す
る多層印刷回路基板に関する。
〔従来技術〕
第1図は従来の多層印刷回路基板の一例を示す断面図で
あり、1は基材、2は貫通スルーポール、イ     
 6は多重スルーホール、4はプリプレグの熱圧着によ
る接着剤である。電源層としての内層5には、貫通スル
ーホール2用のクリアランス3以外のクリアランスは設
けられていない。このような構造では、層間の接着強度
が不足し、基板の剥離等が生じ易い。
これに対処するために、従来の多層印刷回路基板には、
電源層としての内層に、貫通スルーホール用のクリアラ
ンスと同径のクリアランスを設けた構造のもつもある。
第2図はそのような構造を示す部分断面平面図であり、
第1図と同じ部分には同符号を付しである。3′が追加
されたクリアランスである。
この構造によれば、追加したクリアランス30分だけ層
内の接着強度が増すことは明らかである。
しかしその反面、電源層としての内層5の抵抗が増加す
るため、内層5を通じて搭載部品に供給される電源電圧
の安定度が悪化するという問題がある。
〔発明の目的〕
本発明は前述の問題点に鑑み、十分な層間接着強度を有
し、かつ、電源電圧の安定化をはかった多層印刷配線基
板を提供しようとするものである。
〔発明の概要〕
本発明は、貫通スルーホールと多重スルーホールを有−
jる多層印刷回路基板において、少な(とも電源層どし
て用いられる内層に、貫通スルーホール用のクリアラン
スより径の小さなりリアランスを設けることにより、上
記目的を達成しようとするものである。
〔発明の実施例〕
第3図および第4図によって、本発明の一実施例を説明
する。
第3図は本発明による多層印刷回路基板の断面図であり
、第4図はその部分断面平面図である。
なお、第1図と同一部分は同一符号を付し説明に代える
。
本実施例においては、内wI5に、貫通スルーホール2
用の直径φ1のクリアランス3のほかに、直径φ2(た
だしφ2くφ1)のクリアランス7が多重スルーホール
6と対応して設けられている。
このクリアランス7の直径φ2は、内層5の抵抗(を圧
降下)が搭載部品への供給電圧の安定度の面で決まる上
限を越えないように、かつ必要な層間接着強度が得られ
るように決められるものである。本実施例ではφ1 =
 1.6 mm、φ2 = 0.8 mm 。
格子間隔=1.905 mmとなっており、φにφ2=
 l、 6 mmの従来品(第2図の構造のもの)に比
べ、内層5の抵抗値(電圧降下)は約65%に減少し、
電源電圧の安定度を大幅に改善でき、またほぼ同等の十
分な層間接着強度を得られた。
〔発明の効果〕
本発明は前述のようK、少なくとも電源層としての内層
に、貫通スルーホール用クリアランスより小径のクリア
ランスを設けることによって、十分な層間接着強度を持
ち、かつ電源安定度を大幅に改善した多層印刷配線基板
を実現できる効果を有するものである。
【図面の簡単な説明】
第1図は多層印刷回路基板の従来例を示す断面図、第2
図は他の従来例を示す部分断面平面図、第3図は本発明
の一実施例を示す断面図、第4図は同実施例を示す部分
断面平面図である。 2・・・貫通スルーホール、  3.7・・・クリアラ
ンス、  5・・・内層(を源層)。 代理人弁理士 高 橋 明 夫 〆・・ ゛。 ゝ     〆 第3図 ”!f−4図

Claims (1)

    【特許請求の範囲】
  1. (11X通スルーホールおよヒ多重スルーホールを有す
    る多層印刷回路基板において、少な(とも電源層として
    の内層に1貫通スルーホール用のクリアランスより小径
    のクリアランスを設けたことを特徴とする多層印刷回路
    基板。
JP3580883A 1983-03-07 1983-03-07 多層印刷回路基板 Granted JPS59161897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3580883A JPS59161897A (ja) 1983-03-07 1983-03-07 多層印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3580883A JPS59161897A (ja) 1983-03-07 1983-03-07 多層印刷回路基板

Publications (2)

Publication Number Publication Date
JPS59161897A true JPS59161897A (ja) 1984-09-12
JPH0449797B2 JPH0449797B2 (ja) 1992-08-12

Family

ID=12452224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3580883A Granted JPS59161897A (ja) 1983-03-07 1983-03-07 多層印刷回路基板

Country Status (1)

Country Link
JP (1) JPS59161897A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355943A (ja) * 1986-08-26 1988-03-10 Matsushita Electric Works Ltd チツプキヤリア
US6846993B2 (en) 2001-10-12 2005-01-25 Nec Corporation Multilayer printed wiring board and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355943A (ja) * 1986-08-26 1988-03-10 Matsushita Electric Works Ltd チツプキヤリア
US6846993B2 (en) 2001-10-12 2005-01-25 Nec Corporation Multilayer printed wiring board and its manufacturing method
US7290333B2 (en) 2001-10-12 2007-11-06 Nec Corporation Manufacturing method of a multilayer printed wiring board

Also Published As

Publication number Publication date
JPH0449797B2 (ja) 1992-08-12

Similar Documents

Publication Publication Date Title
JPH0163136U (ja)
JPS59198790A (ja) プリント配線基板
JPH0449797B2 (ja)
JPS6286793A (ja) 電子部品の実装方法
JPS60180186A (ja) プリント基板
JPS627192A (ja) プリント配線基板
JPS5998669U (ja) 両面プリント配線板
JPS59113683A (ja) プリント板
JPS5920671U (ja) プリント配線板
JPS5812973U (ja) 多層プリント基板
JPS618987A (ja) 複合プリント配線基板
JPS60146344U (ja) 電子部品
JPH02220306A (ja) Tab用テープ
JPS6355943A (ja) チツプキヤリア
JPS61256794A (ja) 印刷配線板
JPS60119771U (ja) 混成集積回路基板
JPS61245596A (ja) 多層実装構造
JPS6355997A (ja) 電子ユニツト
JPS62239597A (ja) 電子部品取付板
JPS61136281A (ja) 高誘電率プリント回路基板
JPS58122436U (ja) 複合部品
JPH0810708B2 (ja) プリント配線板
JPS6092828U (ja) 電子部品の実装構造
JPS59185870U (ja) プリント基板上でのチツプ部品の装着構造
JPS59135791A (ja) フレキシブルジヤンパ