JPS5932143A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5932143A
JPS5932143A JP57142912A JP14291282A JPS5932143A JP S5932143 A JPS5932143 A JP S5932143A JP 57142912 A JP57142912 A JP 57142912A JP 14291282 A JP14291282 A JP 14291282A JP S5932143 A JPS5932143 A JP S5932143A
Authority
JP
Japan
Prior art keywords
layer
bonding pad
metal layer
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57142912A
Other languages
English (en)
Inventor
Hirofumi Motohara
本原　裕文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57142912A priority Critical patent/JPS5932143A/ja
Publication of JPS5932143A publication Critical patent/JPS5932143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はポンディングパッドの密着力及び強度を向」
二さｂるよう（二した半導体装置の製造方法に関する。
〔発明の技術的背景〕
従来のポンディングパッドの構造について第１図を用い
て説明する。同図（Ｎはポンディングパッドの平面図、
同図（Ｂ）はその断面図である。
同図（Ａｌにおいて、ＰＳＧＩ峠１１の開「］部にポン
ディングパッド１２が形成されている。このポンディン
グパッド１２は金属配線として用いられるＡ　Ｉ　Ｉｔ
ｌｍ　Ｊ　、ｑと一体形成されている。次（二、同図ｔ
ｎ＋において、２１は半導体基板、２２け上記半導体基
板上Ｃ形成された酸化膜（Ｓｉ０２膜）である。そして
、上記酸化膜２２上にはＡＩ！層１３が蒸ｖ！＃サレテ
オリ、」−記Ｐ８０ＩｐＨＯ）開口部に位置するＡｌ１
１４ｙｓ＋ニボンデイングパツド１２が形成されている
。
〔背Ｊ＋技術の間Ｍ身点〕
上記したＩＡＣ１図ｔｅｌに示した断面を有するボンデ
ィングパラＦ１２（ニボンデイングマシンによりワイヤ
ボンディングを行った場合ボンディングの条件（温糺、
荷Ｎ等）の変動に対してマージンが少ないという欠点が
あった。例えば、ポンディングパッド１２（一対してボ
ンディングをやり直すとき（二、ポンディングパッド１
２のに４ｆｆ４１．９が酸化膜２２から剥離してしまう
という欠点があった。
〔発明の目的〕
この発明は上記の点（−龜みてなされたもので、その目
的はポンディングパッドの密着力及び強度を向上させる
ようにした半導体装置の製造方法を提供することにある
。
〔発明の棚・掛〕
ポンディングパッドを形成する３２合にポンディングパ
ッドのＦにパッドと同じあるいはそれより大きい金属層
を形成している。この金属層はパッドと同じ金属層を一
層設けるかパッドと同じ金１に層のドにさらにＴｒある
いはＯｒ等のＦ地の酸化膜と密着性の良い金属層を形成
している。
〔発明の実施例〕 以丁、図面を参照してこの発明の一寅施例を説明する。
同実施例においてはボンデイングバツドドに形成する金
Ｍ胸をリフトオフ法で形成する場合について述べる。ま
ず、第２図（Ａ）において、２１は半嗜体＆板、２２は
一ヒ記半導体基板１１上（二形成された８１０．層であ
る。そして、上記Ｆ３ＩＯ，１ｌｊ２２上のポンディソ
ゲバッド部１３以外（Ｚレジスト１４を形成させる。次
に、上記８１０．ＩＱ２．２と密着力の強イ’ｒ　Ｉ　
ＩＦ１１５を例えば５００〜８００／ｆ　　蒸着し、そ
の上（二、工程中（二おけるＴｉ１ｌの酸化を防止する
意味で、ｋｌ＠１６を例えば１μ程度蒸着する。次＋二
、同図（Ｂｌに示すように、−に記しジスト１４を剥離
することにより、同時（二、レジスト１４上に蒸着され
ていた’Ｉ’Ｉ層ｘｓ７ＪびＡｌｒｆ４１ｅを除去し、
ボンディングパット部１３におけるＴ１層１５及びＡＪ
Ｉ尚１６はそのまま残留する。次に、同図（０１に示す
よう（二金属配線となるＡ　Ｉ　ＩＷｎ　？　ｙを蒸冷
する。そして同ＩＩ　（ｔ＋）−二示すようＣニボンデ
イングパッド部１３及び金属配線以外にレジスト１８を
形成する。次に、同図（Ｐり　＋−示すようにポンディ
ングパッド部１３及び金属配線以外のＡＪｌｉ７７を除
去する。そして、同図（鱒に示すようにボッディングパ
ッド部１３以外（二保腹用のＰＳＧＩＦＩＪ９を形成す
る。
なお、上記実施例においてはポンディングパッド部１３
の下層喀二Ｓｉｎ、層Ｊ２と密着性の強いＴＩ％７５を
形成したが、Ｏｒ層でも良い。
〔発明の効果〕
以上詳述したようにこの発明Ｃ二よれば、ポンディング
パッド部の最ＦＭにｆ地のＳｉ０１層と密着性の強い金
属−胸を形成したので、ポンディングのやり直しなどに
対する強度マージン上昇する。さらＣ二、ポンディング
パッドに要求される強度をポンディングパッド部ドＣ二
形成される金属層に負担させることにより強度を増強す
ることができる一方、金属配線形成用の金属膜をかなり
薄くすることが可能となり、微細なパターンの形成も容
易となる。
【図面の簡単な説明】
第１図囚は従来のポンディングパッドを示す平面図、同
図（Ｅｌはその断面図、第２図ｔＡｌ　−ｔＦｌはこの
発明の一実施例における半導体装置の製造方法を示す図
である。 ｘ５−−−ＴＮ＠、１６　、　Ｊ　７・・−ＡＪｊＮ、
１４゜１８・・・レジスト。 出願人代理人　４ｒ理士　鈴　江　武　彦第１図 第２図 ３

Claims (2)

    【特許請求の範囲】
  1. （１）　　半導体装置のポンディングパッド形成領域に
    酸化膜に対して密着力の強い第１の金ｐ４層を形成する
    工程と、上記第１の金属層上に第２の金属層を形成する
    工程と、上記第２の金属層上及び他の配線領域（−上記
    第２の金属層と同種の金属層を形成する工程とを具備し
    たことを特徴とする半導体装置の製造方法。
  2. （２）　　上記第１の金ＩＰ７４層はＴ１あるいはＯｒ
    であることを特徴とする特許請求の範囲第１　Ｊ（ｉ記
    載の半導体装置の製造方法。
JP57142912A 1982-08-18 1982-08-18 半導体装置の製造方法 Pending JPS5932143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57142912A JPS5932143A (ja) 1982-08-18 1982-08-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57142912A JPS5932143A (ja) 1982-08-18 1982-08-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5932143A true JPS5932143A (ja) 1984-02-21

Family

ID=15326505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57142912A Pending JPS5932143A (ja) 1982-08-18 1982-08-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5932143A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219934A (ja) * 1986-03-22 1987-09-28 Nec Kansai Ltd 半導体装置
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219934A (ja) * 1986-03-22 1987-09-28 Nec Kansai Ltd 半導体装置
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPS5932143A (ja) 半導体装置の製造方法
JPH0245967A (ja) 半導体装置用リードフレームの製造方法
JPH09306949A (ja) 複合バンプへのテープ自動化結合方法
JPS6049652A (ja) 半導体素子の製造方法
JP3816348B2 (ja) 金属接合用皮膜
JPS63285943A (ja) 半導体装置用フィルムキャリア
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPS6265428A (ja) リフトオフ用構造
JPH05183012A (ja) Ｔａｂテープ及びその製造方法
JPH0198238A (ja) 半導体装置の実装方法
JPS6066450A (ja) 多層配線
JPS63301534A (ja) キヤリアテ−プ
JPS58182238A (ja) 電子部品
JPH0287538A (ja) テープキャリアモジュール
KR0138263B1 (ko) 금 도금된 전자부품 팩키지의 제조방법
JPS63124432A (ja) フイルムキヤリアの配線形成方法
JPH01187958A (ja) リードフレーム
JPH03132036A (ja) 半導体装置の製造方法
JPH0228933A (ja) 半導体装置用バンプ
JPS587399U (ja) チップ部品用テ−プ
JPS6068689A (ja) セラミック回路基板
JPS587377U (ja) 厚膜回路装置
JPS6355963A (ja) 金バンプ形成法
JPS6098653A (ja) 高密度実装形半導体装置
JPH0564855B2 (ja)