JPS5934641A - 半導体素子特性測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は半導体ウェーハに整列して形成された多数の
半導体素子を個々に特性測定する方法で、詳しくはプロ
ーブカードから突設されたプローブニードルに可動ステ
ージ上に保持された半導体ウェーハの半導体素子を１つ
ずつ電気的接触させる方式の特性測定方法の改良に関す
るＯ 背景技術 通常、トランジスタやＩＣなどの半導体素子の特性測定
は１枚の半導体ウェーハに複数個が一括して形成された
段階で行われている。この種の半導体素子特性測定は１
つの半導体素子の表面電極群に当接するパターンのプロ
ーブニードル群を有するプローブカードを用いて行う方
式か一般的で、その従来例を第１図及び第２図の具体的
装置でもって説明する。

第１図及び第２図において、（１）は半導体ウェーハ（
以下単にウェーハと称す）　、（２）はウェーハ（１）
に行・列状の配列で形成された複数の半導体素子（以下
単に素子と称す）、（３）はウエーハ（１）を上面で水
平に保持する可動式ステージ、（４）はステージ（３）
を水平なＸ１Ｙ方向と垂直な２方向の上下に適宜間歇移
動させるステージ駆動制御部である。（５）はステージ
（３）の上方定位置に固定配置された水平なプローブカ
ード、（６）はプローブカード（５）を支持して外部の
特性測定回路を組込んだテスター（ア）に電気的配線す
るソケットである。プローブカード（５）は中央部に１
つの窓孔（８）を有し、この窓孔（８）の周縁から中央
部下方に向けて複数本のプローブニードルからなるプロ
ーブニードル群（９）が突設される。１つ１つのプロー
ブニードルは先端が１つの半導体素子（２）の表面電極
の１つ１つに当接するパターンで形成すれ、各プローブ
ニードルはプローブカード（５）とソケット（６）を介
してテスター（７）に配線される。

上記装置による特性測定動作は先ず、ステージ（３）上
のウェーハ（１）をプローブカード（５）に対して目合
せず葛。次にステージ（３）をＸ、Ｙ、Ｚ方向に間歇移
動させてウェーハ（１）での素子（２）を１つずつプロ
ーブカード（５）の中央の測定ポジションへ順次に送り
込み、測定ポジションで順次に素子（２）の表面電極群
をプローブニードル群（９）に接触させてテスター（７
）でもって特性測定を行う。１つの素子（２）の特性測
定結果が良と出ると次の素子（２）の測定動作へ連続し
て移行し、特性測定結果が不良と出ると不良素子表面に
不良識別マークを形成させる。この不良識別マークを形
成する手段には不良素子表面にインクを塗布するマーキ
ングペンや、引掻き傷を付けるビンなどが用いられ、こ
れらペンやビンはプローブカード（５）の窓孔（８）上
方に待機し、不良素子がくると下降して不良識別マーク
を付ける動作をする。このような不良識別マークは後工
程で素子（２）を良品と不良品に選別する時に利用され
る。また不良素子に不良識別マークを付ける代りに不良
素子のウェーハ（１）に対する位ｔＷをマイクロコンピ
ュータに記憶させて、この記憶内容に基づいて後の選別
処理を行うことも最近は実行されている。

ところで、テスター（７）が１つの素子（２）を特性測
定するに要する測定時間をＴとすると、上記装置は第６
図に示すタイムチャートの如く１１作を繰返す。即ち、
１つの素子（２）の測定完了後ステージ（３）が定ピツ
チ下降し、横に定ピツチ移動し、そして定ピツチ上昇し
て次の素子（２）の測定が開始される。このステージ移
動の間のテスター（７）は動作せずに待機し、この待ち
時間Ｗは約０．３〜０．５秒程度必要とされ、これがた
め１枚のウェーハ（１）の素子（２）の全ての特性測定
を完了するまでに長時間を要し、インデックス改善が難
しかった。

このような測定時間の無駄を少なくする方式として、上
記同様なステージとプローブカードの組を２組並設し、
２つのプローブカードを１つのテスターに配線しておい
て、一方の組で１枚のウェーハの素子の特性測定を行っ
ている間に他の組でステージ移動を行うものがある。こ
の方式によると共用されるテスターはほぼ連続的に動作
して待ち時間が大幅に短縮されるが、２台のステージを
並設するため全体の設置床面積が甚大となること、２台
のステージ上のウェーハとプローブカードとの目合せに
大変手間取って全体の作業時間の短縮化にあまり効を奏
さないことなどの問題があった。

また水平なステージ上方にプローブカードを設置するも
ので、不良素子表面に不良り別マークを付すものである
と、不良素子表面へのマーキング時にインクや引掻き傷
による屑が不良素子周辺に並ぶ素子へと飛散して落下付
着し、その素子が良品であっても不良品とする不都合が
あり、改善策が要望されていた。

発明の開示 本発明はかかる従来の各問題点に鑑みてなされたもので
、１枚のプローブカードの両面にプローブニードル群を
突設して２枚のウェーハの素子の特性測定を交互に行う
ようにした半導体素子特性測定方法を提供する。

本発明は両面にプローブニードル群を有するプローブカ
ードと、このプローブカードの両面に平行に対向させて
計２枚のウェーハを保持する計２台のステージの王者を
平行及び垂直方向に相対的に間歇移動させることで実行
される。

プローブカードの２つのプローブニードル群は１つのテ
スターに配線され、２台のステージの一方は他方のステ
ージのウェーハの素子が１つのプローブニードル群に接
触して特性測定をされている間に位置移動し、これによ
りテスターの待ち時間が短縮化されてインデックスが大
幅に向上する。上記王者の最も有効な配置は三者共に鉛
直な縦配置であるが、水平な横配置であってもインデッ
クス的な効果には変りない。

発明を実施するための最良の形態 上記王者を縦配置した本発明の具体的実施装置例を第４
図に示すと、００）は鉛直方向に固定前）丘された１つ
のプローブカード、（Ｕ）及び（ロ）はプローブカード
（１０）の両面に突設した２つの第１、第２プローブニ
ードル群、０３）は第１、第２プローブニードル群（ｌ
υμｓ）を配線する１つのテスターである。Ｈ及びα５
）はプローブカードαりの両側に平行に配置された２台
の可動酸第１、第２ステージで、各々の内面に１枚ずつ
ウェーハ（１６）　（１°？）が真空吸着等の手段で保
持され、各ウェーハ（１６バｘ７）はプローブカードα
０）の両面に平行に対向する。

（１８）及び（１９）は各ステージａ→（１５）を独立
して鉛直方向及びプローブカード００）と直交する水平
方向の上下左右方向に間歇送りして各々のウェーハ（１
６）　（１７）の各素子１１２０）　（２１）を対応す
る各プローブニードル群（１１）　（＋２）に接触する
測定ポジションに順次に送り込むステージ駆動制御部で
ある。

この第４図装置は第５図のタイムチャートの要領で測定
動作を行う。先ず第１、第２ステージθ慢（１５）にウ
ェーハ（１６）　（１７）をセットし、ウェーハ（１６
）（１７）をプローブカードα印に対して目合せする。

この目合せは両ウェーハ（１６）α７）がプローブカー
ドθ０）の両面に対向しているので同時且つ容易に行え
る。測定動作は例えば先ず第１ステージ０→をプローブ
カード００）の方向に定ピッチ送りしてウェー八０６ノ
の１つの素子に）の表面電極群を第１ブローフニードル
群（１１）に接触させてこの素子（財）の特性測定を行
う。測定が完了して第１ステージ０４）をプローブカー
ド（１（ｉｔから離すと同時に第２ステージ０５）をプ
ローブカード（ｌＯ）の方向に定ピッチ送りして別のウ
ェーハα７）の１つの素子参りを、第２プローブニード
ル群（ロ）に接触させて特性測定を行う。この測定時間
の間に第１ステージ（１４）を次の素子し０）が第１プ
ローブニードル（１１）と対向する位置まで移行させて
待機させておく。第２プローブニードル（ロ）による素
子暢υの特性測定が完了して第２ステージ（１５）がプ
ローブカード（］０）から離れる時点で第１ステージ０
４）を再度プローブカード（ＪＯ）に近付けて２個目の
素子しＯ）の特性測定を行い、この間第２ステージ（１
５）を次の素子娑υが第２プローブニードル群（ロ）に
対向する位１θまで移行させて待機させておく。以後上
記動作を繰り返し、第１、第２プローブニードル０υ（
財）で交互に素子に）及び０υの特注測定ン行うつこの
ようにするとテスター（１３）は待ち時間無く連続して
素子の髄性測定を行い、作業能率が最大となる。

上記動作で測定結果が不良と出た素子に対し、その素子
表面に不良順別マークを付す場合を考える。この時、イ
ンクや引掻き傷によるマーキング動作でインクや引掻き
傷による屑が飛ぶが、これはウェーハが鉛直配置のため
ウェーハ上に落下することなく排除されるので不良素子
周辺の良品素子は安全である坏良降別マークをマーキン
グするペンやビン等のマーカはプローブカードの板厚を
大きくしてその中に収納させればよい。また不良識別マ
ークを不良素子に付ス代りに不良菓子の位置をマイクロ
コンピュータに記憶させる場合はプローブカードを十分
に薄くすればよい。

上記縦配置構造にすると１つのプローブニードル・２台
のステージの設置床面積が小さくでき、また重量の比較
的大きいステージの水平方向の移動制御が容易にできる
が、本発明はこの縦配置例に限らず、第４図のプローブ
カード００）、各ステージ０荀０５）を水平にした横置
配置の構造にすることも町￥Ｊｂである。

また本発明は２台のステージを固定式或いは半固定式に
してプローブカード側を２つのステージ間に往復動させ
る構造にしても実行は可能である。

以上のように本発明によればプローブカードの両ｍ１の
プローブニードル群が待ち時間無く交互に素子の特性測
定を行・５ので、特性測定装置の大幅な稼動率向上が図
れ、インデックス改善が実現できる。またプローブカー
ドや各ステージを鉛直配置することがｉＪ能で、このよ
う（こすることにより装置全体の床面積の縮小化が図れ
、またマーキング屑のウェーハ上への落下付着防止が図
れて歩留りか向上する。

【図面の簡単な説明】

第１図及び第２図は従来方法による牛導体素子特性測定
装置の一例を示す要部平面図及び側面図、第６図は第１
図の装置の動作タイムチャート、第４図は本発明の方法
の具体的実施装置例を示す要部側面図、第５図は第４図
の装置の動作タイムチャートである。 ００）・・・プローブカード、（１υ、（１２）・・・
プローブニードル群、Ｏ勾・・・第１ステージ、（ロ）
）・・・第２ステージ、’（ｉ６）　、（１７）・・・
半導体ウェーハ、−１＠υ・・・半導体素子。 Ｇ（図 鼾２図 憔３ｖ ４　１ｄ ｌ）

Claims (1)

【特許請求の範囲】
1. （１）　　半導体ウェー７１に形成された複数の半導体
   素子を個々に特性測定する方法であって、半導体素子の
   表面電極に当接するノぐターンのプローブニードル群を
   両面に突設した１つのプローブカードと、プローブカー
   ドの両面Ｇこ対向させて半導体ウェーハを保持する２つ
   の第１、第２ステージを配置し、プローブカードを第１
   、第２ステージ間を間歇的に往後移動させて、プローブ
   カード両面の各プローブニードル群に第１、第２ステー
   ジの各半導体ウエーノ・を交互に近接させて第１、第２
   ステージの半導体ウエーノ１における半導体素子の特性
   測定を連続して行うようにしたことを特徴とする半導体
   素子特性測定方法。