JPS6016047A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPS6016047A JPS6016047A JP12276783A JP12276783A JPS6016047A JP S6016047 A JPS6016047 A JP S6016047A JP 12276783 A JP12276783 A JP 12276783A JP 12276783 A JP12276783 A JP 12276783A JP S6016047 A JPS6016047 A JP S6016047A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- memories
- memory
- switching
- changeover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の分野
この発明は、複数のマイクロコンピュータのよυ
うな中央処理装置(マルチCP=e=)間の通信装置に
関するものである。
関するものである。
(2)従来技術
のメモリを共通に使用し、専有するCPGを切換l
る7して行っていた。
この場合、待時間が多くかかυすぎ2通信内容の伝達に
手間を要する問題点があった。
手間を要する問題点があった。
(3)発明の目的
この発明の目的ネ゛1以上の点に鑑み、2個のメモリを
使用するようにし、処理装置間の通信を適格、迅速に可
能とした通信装置を提供することである。
使用するようにし、処理装置間の通信を適格、迅速に可
能とした通信装置を提供することである。
(4)発明の実施例
第1図は、この発明の一実施例を示す構成説明図である
。
。
図において1は主処理装置、2,3は、主処理装置1と
パスライン1によって接続し、各々2個のメモlJM、
、M、を有する複数の従処理装置である。
パスライン1によって接続し、各々2個のメモlJM、
、M、を有する複数の従処理装置である。
主処理装置1はメモIJM、、従処理装置2,3はメモ
IJM、を専用して処理がされているとし1通信必要時
は、現在自分が使用しているメモ1.IIVl、、M。
IJM、を専用して処理がされているとし1通信必要時
は、現在自分が使用しているメモ1.IIVl、、M。
に通信内容を書き込み、切換要求を相手に出し。
切換可能な場合にメモIJ IVl、 、 M、の切換
を行い。
を行い。
切換後は切換前相手が専用していたメモIJ fVl、
、 Mtを使用するようにして通信内容を読み取るよ
うにしている。
、 Mtを使用するようにして通信内容を読み取るよ
うにしている。
第2図は、より具体的な一実施例であシ、第1図と同一
符号は同一構成要素を示す。
符号は同一構成要素を示す。
2個のメモ!J M、 、 IVLは、主処理装置1.
従処理装置2に切換スイッチS、、 S、を介して接続
し、切換回路4により制御されるようになっている。
従処理装置2に切換スイッチS、、 S、を介して接続
し、切換回路4により制御されるようになっている。
つまり、処理装置1から処理装置2へ通信したい場合1
通信内容を現在自分が専用しているメモIJM、へ切換
スイッチS、ヲ介して書き込み、切換要求を相手の処理
装置2へ送出し、処理装置2が切換可能な場合は、切換
許可信号を処理装置1が受け取シ、切換回路4を介して
切換スイッチS l 。
通信内容を現在自分が専用しているメモIJM、へ切換
スイッチS、ヲ介して書き込み、切換要求を相手の処理
装置2へ送出し、処理装置2が切換可能な場合は、切換
許可信号を処理装置1が受け取シ、切換回路4を介して
切換スイッチS l 。
S、を連動して切換える。このことにより処理装置1け
メモリM、を専用し、処理装置2は、メモリM。
メモリM、を専用し、処理装置2は、メモリM。
を専用することになシ、処理装置2は、切換スイッチS
、を介してメモリM、の通信内容を読み取ることかでき
る。
、を介してメモリM、の通信内容を読み取ることかでき
る。
・処理装置2から通信内容を送シたい場合は同様にすれ
ばよい。なお切換回路4の駆動制御は両処理装w1,2
によシ行ってもよく、いずれが一方の処理装置1,2の
みで駆動するようにしてもよい。
ばよい。なお切換回路4の駆動制御は両処理装w1,2
によシ行ってもよく、いずれが一方の処理装置1,2の
みで駆動するようにしてもよい。
この場合、切換要求を出した場合に、切換許可をもらっ
て自分か切換スイッチを駆動する場合と。
て自分か切換スイッチを駆動する場合と。
切換要求を出した場合、相手が切換えた後、済信号をも
らう場合とがある。
らう場合とがある。
第3図は、他の実施例の要部を示し、第2図の例ではメ
モlJM、、M、にそれぞれ2本、計4本の信号線があ
ったか、この例では、メモIJM、、M、に1本の信号
線を用い切換スイッチS、、S、により処理装置1,2
を切換えるよう構成している。
モlJM、、M、にそれぞれ2本、計4本の信号線があ
ったか、この例では、メモIJM、、M、に1本の信号
線を用い切換スイッチS、、S、により処理装置1,2
を切換えるよう構成している。
このようにすることにより、切換スイッチ鮎。
Slの切換タイミングのずれにょシ同時に1個のメモI
J Ml 、 1Vitを両処理装w1,2が専用する
おそれがなくなる。
J Ml 、 1Vitを両処理装w1,2が専用する
おそれがなくなる。
壕だ1両処理装置1.2から相互に同時にデータを送る
ことも可能である。
ことも可能である。
(5)発明の要約
以上述べたように、この発明は、主、従側処理装置が交
互に専用する2個のメモリを設け2通信必要時に現在自
分が専用しているメモリに通信内容を1き込み、切換要
求を相手の処理装置に出し。
互に専用する2個のメモリを設け2通信必要時に現在自
分が専用しているメモリに通信内容を1き込み、切換要
求を相手の処理装置に出し。
切換可能な場合にメモリの切換を行い、切換後は切換前
相手が専用していたメモリを使用するようにして通信内
容を読み取るようにした通信装置である。
相手が専用していたメモリを使用するようにして通信内
容を読み取るようにした通信装置である。
(6)発明の効果
必要な場合に必要なデータ(通信内容)だけ通信が可能
で、多くの処理装置は常時は自己専用のメモリで同時に
動作でき、効率の良い通信が高速に可能となる。
で、多くの処理装置は常時は自己専用のメモリで同時に
動作でき、効率の良い通信が高速に可能となる。
第1図、第2図、第3図は、この発明の一実施例を示す
構成説明図である。 1、2.3・・・≠≠処理装置、4・・・切換回路、
MI。 M8.・・・メモリ、S、、S、・・・切換スイッチ特
許出願人 株式会社 千野製作所 (5)
構成説明図である。 1、2.3・・・≠≠処理装置、4・・・切換回路、
MI。 M8.・・・メモリ、S、、S、・・・切換スイッチ特
許出願人 株式会社 千野製作所 (5)
Claims (1)
- 【特許請求の範囲】 1、主処理装置と少なくとも1個の従処理装置との間で
通信を行う装置において9両処理装置が1丁 交互に専用する2個のメモリを設計2通信必要時に現在
自分が専用しているメモリに通信内容を書き込み、切換
要求を相手の処理装置に出し、切換可能な場合にメモリ
の切換を行い、切換後は切換前相手が専用していたメモ
リを使用するようにして通信内容を読み取るよう構成し
たことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12276783A JPS6016047A (ja) | 1983-07-06 | 1983-07-06 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12276783A JPS6016047A (ja) | 1983-07-06 | 1983-07-06 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016047A true JPS6016047A (ja) | 1985-01-26 |
Family
ID=14844105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12276783A Pending JPS6016047A (ja) | 1983-07-06 | 1983-07-06 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016047A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887741A (ja) * | 1972-02-18 | 1973-11-17 | ||
| JPS5894256A (ja) * | 1981-11-30 | 1983-06-04 | Nec Corp | 集線装置 |
-
1983
- 1983-07-06 JP JP12276783A patent/JPS6016047A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887741A (ja) * | 1972-02-18 | 1973-11-17 | ||
| JPS5894256A (ja) * | 1981-11-30 | 1983-06-04 | Nec Corp | 集線装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6126103B2 (ja) | ||
| JPS6016047A (ja) | 通信装置 | |
| JPS6111876A (ja) | デ−タ転送方式 | |
| JPH01169669A (ja) | 高速数値演算装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS63145556A (ja) | キヤツシユメモリデ−タ転送方式 | |
| JPS63142455A (ja) | 半導体記憶装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPH04225463A (ja) | 並列処理型電子計算機システム | |
| JPS6045862A (ja) | 共有メモリ装置 | |
| JPH0196743A (ja) | モニタ装置 | |
| JPH1153565A (ja) | 3次元画像処理装置及びそのバス切り替え手段の切り替え制御方法 | |
| JPS63158654A (ja) | マイクロコントロ−ラ | |
| SU490115A1 (ru) | Система дл обмена данными управл ющей вычислительной машины с периферийными устройствами | |
| JPH0574866B2 (ja) | ||
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
| JPS629430A (ja) | デ−タバツフア制御方式 | |
| JPS62242264A (ja) | 通信制御装置 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS62242268A (ja) | 半導体記憶装置 | |
| JPS62296263A (ja) | デ−タ転送回路 | |
| JPS61120262A (ja) | メモリ間インテリジエントdma制御装置 | |
| JPH03260728A (ja) | レジスタのデータ書込み方式 |