JPS60201441A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はマイクロプログラム制御装置に関し、％にデー
タ処理装置におけるマイクロプログラム２− 制御装置で、キャッシュ方式を採用した水平型マイクロ
プログラム制御装置のブロックロードに関するものであ
る。

（従来技術） 従来、キャッシュ方式を採用した水平型マイクロプログ
ラム制御装置は、マイクロ命令語を実行する毎に該マイ
クロ命令語を含むブロックが存在するかどうか判断して
いた。したがって、この水平型マイクロプログラム制御
装置はブロックが存在しなかった場合にその時点でブロ
ックをロードする必要があり、その間マイクロプログラ
ムの実行を中断しなければならないという欠点があった
。

（発明の目的） 本発明の目的は従来のマイクロプログラム制御装置にお
けるかかる欠点を除去し、現在実行中のブロックの中で
論理的に次に実行するブロックが判明した時点において
マイクロ命令語の指示により次ブロックの制御メモリ上
での存在チェック及び存在しない時のブロックロードを
起動し、現ブロックのマイクロ命令語の実行と並行して
次ブロックのロードを行なわせることにより、実際に次
ブロックのマイクロ命令を開始しようとした時にはブロ
ックロードが完了しているか、可能な限りブロックロー
ド時間が短縮されている装置を提供することＫめる〇 （発明の構成） 本発明によれは、マイクロ命令語を複数個格納可能な複
数コンパートメントからなる制御メモリと、該制御メモ
リおよび二次１己憶部のチータブロックの管理情報を保
持し複数のエントリを持つアドレスアレイと、実行しよ
うとするマイクロ命令語が含まねるブロックが前記制御
メモリに存在するかどうか試験し存在しなかった場合に
は二次記憶部から前記制御メモリにブロックロードする
手段とを有し、前記マイクロ命令を保持するマイクロ命
令レジスタと、該マイクロ命令レジスタのマイクロ命令
を実行するようなキャッシュ方式の水平型マイクロプロ
グラム制御装＃において、マイクロ命令語内の特定フィ
ールドに動作を指示しない命令に相当する先取り指示を
するためのマイクロ命令語のアドレスを含む特定の命令
をデコードするデコード回路と、該デコード回路および
前記マイクロ命令レジスタの出力信号により先取りアド
レスを生成する先取りマイクロ命令アドレス生成回路と
、前記先取りマイクロ命令を保持する先取りマイクロ命
令アドレスレジスタと、前記マイクロ命令の実行と並行
して前記アドレスアレイを前記先取りマイクロ命令アド
レスレジスタの内容で索引する手段と、前記索引の結果
先取りマイクロ命令アドレスを含むブロックが制御メモ
リに存在するか否かを判断する手段と、前記判断の結果
存在しない場合前記マイクロ命令の実行と運行して前記
存在しないブロックを制御メモリにロードする手段とを
含むマイクロプログラム制御装置が得られる。

（実施例） 次に本発明の実施例について図面を診照して詳細に説明
する。

図面は本発明の一実施例を示す。図において、本実施例
はマイクロ命令語を複数個格納可能な複　５− 数コンパートメントからなる制御メモリ１２とマイクロ
命令を格納する二次記憶部１１と、前記制御メモリ１２
および二次記憶部１１のデータブロックの管理情報を保
持し複数のエントリを持つアドレスアレイ１６と、実行
しようとするマイクロ命令語が含まれるブロックが前記
制御メモリ１２に存在するかどうか試験し存在しなかっ
た場合には二次記憶部１１から前記制御メモ！Ｊ１２に
ブロックロードする手段とも前記マイクロ命令を保持す
るマイクロ命令レジスタ１３とを有し、該マイクロ命令
レジスタのマイクロ命令を実行するようなキャッシュ方
式の水平型マイクロプログラム制御装置で、マイクロ命
令語内の特定フィールドに動作を指示しない命令に相当
する先取り指示をするためマイクロ命令語のアドレスを
含む特定の命令をデコードするデコード回路１４と、該
デコード回路および前記マイクロ命令レジスタの出力信
号により先取りアドレスを生成する先取りマイクロ命令
アドレス生成回路１５と、前記先取りマイクロ命令を保
持する先取りマイクロ命令アドレス６− レジスタ１９と、前記マイクロ命令の実行と並行して前
記アドレスアレイを前記先取りマイクロ命令アドレスレ
ジスタの山谷で索引する手段１７′と前記索引の結果先
取りマイクロ命令アドレスを含むブロックが制御メモ’
Ｊ１２に存在するが否がを判断する手段１７と、前記判
断の結果存在しない場合前記マイクロ命令の実行と並行
して前記存在しないブロックを制御メモリにロードする
手段ｉｏとを含む。

制御メモリ１２はマイクロ命合金格納した二次記憶部１
１から膀み出されたマイクロ命令の一部を保持するメモ
リで、マイクロ命令レジスタ１３は制御メモリ１２から
新出された動作指示部及び分岐アドレス部を有するマイ
クロ命令を保持するレジスタである。デコード回路１４
はマイクロ命令レジスタ１３内の特定フィールドにある
動作指示をしない、すなわちＮＯＰ命令に和尚する先取
り指示をするためのマイクロ命令語のアドレスを含む特
定の命令をデコードするし、そのデコードしたアドレス
全先取りマイクロ命令アドレス生成回路１５および制御
回路に供給する。先取りマイクロ命令アドレス生成回路
１５はデコード回Ｍ１４の出力信号とマイクロ命令レジ
スタ１３の出方信号から実行中のマイクロ命令の数ステ
ップ後に実行されるマイクロ命令の先取りアドレスを生
成し、先取りマイクロ命令アドレスレジスタ１９に供給
する。アドレスアレイ１６は二次記憶部１１および制御
メモリ１２のデータブロックの管理情報を保持し、複数
のエントリを有するもので、マイクロ６令アドレスレジ
スタ１８は実行中のマイクロ命令語から次のステップに
実行されるマイクロ命令のアドレスを保持するものであ
る。索引する手段１６は比較回路により構成され、制御
メモリ上に実行中の次のステップで実行されるマイクロ
命令が制御メモリ１２上に存在するが否が索引するため
の回路で、アドレスアレイ１６とマイクロ命令アドレス
レジスタ１８の出力信号を比較しその結果を制御回路１
０に供給する。先取りマイクロ命令アドレスレジスタ１
９は、先取りマイクロ命令アドレス生成回路１５で生成
された先取りマイクロ命令アドレスを保持するレジスタ
である。判断手段１７′は比較回路で構成され、実行中
のマイクロ命令の数ステップ後に実行されるマイクロ命
令を含むブロックが制御メモリ１２上に存在するか否か
索引するための回路で、アドレスアレイ１６の出力信号
と先取りマイクロ命令アドレスレジスタ１９の出力信号
とを比較し、その結果を制御回ＭＩＯＫ供給する。本マ
イクロプログラム制御装置の制御面＃８１０は前記の判
断結果にもとすき、マイクロ命令を含むブロックが制御
メモリ１２に存在しない場合、前記マイクロ命令の実行
と並行して前記ブロックを二次記憶部から制御メモリに
ロードするように制御するものでおる。

尚、本実施例では制御回路１０から各ブロックへの制御
線を省略し情報線のみ記述して説明する。

次に本実施例の動作を詳細に説明する。

始めにマイクロ命令の先取りを実施しない場合について
説明する。今実行しようとするマイクロ命令語が制御メ
モリ１２から断出されマイクロ命令レジスタ１３に格納
されると、マイクロ命令に９− よる動作指示をするためマイクロ命令レジスタ１３の出
力が制御面１ｉ！１ＩＯＫ入力される。

制御回路ｌＯではマイクロ命令語の動作指示部により本
マイクロプログラム制御装置の各種動作を制御し、一方
、マイクロ命令語の分岐アドレス部により現在実行中の
次のステップに実行されるマイクロ命令語のアドレスを
生成しマイクロ命令アドレスレジスタ１８に格納する。

現在実行中のマイクロ命令が終了し、次のステップに実
行するマイクロ品会語を制御メモリ１２からマイクロ命
令レジスタ１３に格納するため所望のマイクロ命令語が
制御メモリ１２に格納されているかどうか比較回路１７
で、アドレスアレイ１６とマイクロ命令アドレスレジス
タ１８のブロックナンバが比較されて致がとれた場合に
は次に実行しようとするマイクロ命令語が制御メモリ１
２に存在することを意味しマイクロ命令語は制御メモリ
１２からマイクロ命令レジスタ１３へ鯖、出されそのま
ま実行される。

しかし比較の結果、一致がとれない場合比較回−ｌ〇　
− 路１７の出力が匍制御回路１０に入力されマイクロ命令
の実行は抑止される。

制御回路１０は前記一致がとれない信号を受けるとマイ
クロ命令アドレスレジスタ１８のブロックアドレスから
二次記憶アドレスを作成し、二次記憶部ｌから制御メモ
リ１２ヘブロツクロードを奥行レロードされたブロック
は制御メモリ１２に格納されアドレスアレイ１６にも該
ブロックのブロックナンバが保持される。格納が完了す
るとマイクロプログラムの再開を起動するように制御回
路１０により制御される。

次にマイクロ命令の先取りを実施する場合につ・いて説
明する。実行中のマイクロ命令の数ステップ後に実行さ
れるマイクロ命令語が制御メモリ１２に存在することを
１１１！認するためＮＯＰ命令に相当する先取り指示を
するマイクロ命令語がマイクロ命令レジスタ１３に断、
出されると、該特定命令がデコード回路１４でデコード
されその出力が先取りマイクロ命令アドレス生成回路１
５に入力される。

光域りマイクロ命令アドレス生成回路１５では実行中の
マイクロ命令のアドレスとデコード回路１４の出力によ
り現在実行中のマイクロ命令の数ステップ後に実行され
るマイクロ命令のアドレスを生成してその出力を先取り
マイクロ命令アドレスレジスタＩＬＫ入力する。前記先
取りマイクロ命令語を含むブロックが制御メモ’）１２
に格納されているか否か比較回Ｍｌ　７’でアドレスア
レイ１６と先取りマイクロ命令アドレスレジスタ１９の
ブロックナンバが比較され一致がとれた場合には所望の
マイクロ命令語が制御メモＩＪ　１２に存在することを
意味し、数ステップ後の該マイクロ命令もそのまま実行
される。

しかし比較回路１７’で比較の結果、一致がとれない場
合比較回路１７’の出力が制御回１８１Ｏに人力され、
現在実行中のマイクロ命令が抑止されることなく現在実
行中のマイクＩ：Ｉ命令と並行して二次記憶部１１から
制御メモリ１２へ前記先取りマイクロ命令を含むブロッ
クがブロックロードされアドレスアレイ１６にも該ブロ
ックのブロックナンバが保持される。

実行中のマイクロ命令の数ステップ後の該マイクロ命令
が実行されようとした時には制御メモリ１２に該ブロッ
クが存在するか、又は先取り中でありその時点からブロ
ックｐ−ドを開始する必要がないためマイクロプログラ
ムの実行時間が短縮される。

又、シーケンスによっては先取りを行うことにより制御
メモリ１２のビット率が低下するおそれもめるが、この
ような場合には二次記憶部１１の有効なブロック割付を
実施することにより解消できる。

（発明の効果） 本発明は以上説明したように制御メモリをキャッジλ化
し、かつ実行中のマイクロ命令の数ステップ後に集村さ
れるマイクロ命令を含むブロックの先取りを可能にする
ことによりブロックロードに要する時間を無視又は短縮
することが可能になりマイクロプログラム実行時間の向
上という効果がある。

１３−

【図面の簡単な説明】

図面は本発明の一実施例を示すブロック図である。 ｌＯ・・・・・・制御回路、１２・・・・・・制御メモ
リ、１３・・・・・・マイクロ命令レジスタ、１４・・
・・・・デコード回路、１５・・・・・・先取りマイク
ロ命令アドレス生成回路、１６・・・・・・アドレスア
レイ、１７，１７’・・・・・・比較回路、１８・・・
・・・マイクロ命令アドレスレジスタ、１９・・・・・
・先取りマイクロ命令アドレスレジスタ。 　１４−

Claims (1)

1. 【特許請求の範囲】 マイクロ命令語を複数個格納可能な複数コンパートメン
   トからなる制御メモリと、該制御メモリおよび二次記憶
   部のデータブロックの管理情報を保持し、複数のエント
   リを持つ、アドレスアレイと、実行しようとするマイク
   ロ命令語が含まれるブロックが前記制御メモリに存在す
   るかどうか試験し、存在しなかった場合には二次記憶部
   から前記制御メモリにブロックロードする手段と、前記
   マイクロ命令を保持するマイクロ命令レジスタとを有し
   、該マイクロ命令レジスタのマイクロ命令を実行するよ
   うなキャッシュ方式の水平型マイクロプログラム制御装
   置において、マイクロ命令語内の特定フィールドに動作
   を指示しない命令に相当する先取り指示をするためのマ
   イクロ命令語の１− アドレスを含む特定の命令をデコードするデコード回路
   と、該デコード回路および前記マイクロ命令レジスタの
   出力信号により先取りアドレスを生成する先取りマイク
   ロ命令アドレス生成回路と、先取りマイクロ命令を保持
   する先取りマイクロ命令アドレスレジスタと、Ｐｒｌ前
   記マイクロ命令の実行と並行して、前記アドレスアレイ
   を前記先取りマイクロ命令アドレスレジスタの内容で索
   引する手段と前記索引の結果先取りマイクロ命令アドレ
   スを含むブロックが制御メモリに存在するが否かを判断
   する手段と、前記判断の結果、存在しない場合、前記マ
   イクロ命令の実行と並行して前記存在しないブロックを
   制御メモリにロードする手段とを有することを特徴とす
   る水平型マイクロプログラム制御装置。