JPS60244106A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS60244106A JPS60244106A JP59098515A JP9851584A JPS60244106A JP S60244106 A JPS60244106 A JP S60244106A JP 59098515 A JP59098515 A JP 59098515A JP 9851584 A JP9851584 A JP 9851584A JP S60244106 A JPS60244106 A JP S60244106A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- npn
- collector
- current
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、集積回路におけるカレントミラー回路に関
する。
する。
（従来技術）
従来、送シ出し型（電流ドライブ出力を有するもの）の
カレントミラー回路は、集積回路において非常によく使
用されているが、一般に定電流特性が非常に悪いラテラ
ル構造のＰＮＰ型トランジスタを使用せざる得ないため
、基準電流値と出力ミラー電流値に差が生じ、正確な定
電流値を規定しにくいという欠点があった。
カレントミラー回路は、集積回路において非常によく使
用されているが、一般に定電流特性が非常に悪いラテラ
ル構造のＰＮＰ型トランジスタを使用せざる得ないため
、基準電流値と出力ミラー電流値に差が生じ、正確な定
電流値を規定しにくいという欠点があった。
この点を詳述すると、第２図は従来の送シ出し型のカレ
ントミラー回路全示し、１１は電源端子、Ｑｌｌ〜ＱＩ
Ｈはラテラル構造のＰＮＰ型トランシ“スタ、■は基準
電流、■′は出力ミラー電流である。
ントミラー回路全示し、１１は電源端子、Ｑｌｌ〜ＱＩ
Ｈはラテラル構造のＰＮＰ型トランシ“スタ、■は基準
電流、■′は出力ミラー電流である。
また、第３図は、一般に集積回路に使用されるラテラル
構造のＰＮＰ型トランジスタのコレクタ電流ＩＣの飽和
電流特性である。この図のように、ラテラル構造のＰ
Ｎ’Ｐ型トランジスタは、コレクタ電流ｒｃの飽和電流
特性が悪く、コレクターエミッタ間電圧ＶＣＥによって
コレクタ電流Ｉｃが大幅に変化する。
構造のＰＮＰ型トランジスタのコレクタ電流ＩＣの飽和
電流特性である。この図のように、ラテラル構造のＰ
Ｎ’Ｐ型トランジスタは、コレクタ電流ｒｃの飽和電流
特性が悪く、コレクターエミッタ間電圧ＶＣＥによって
コレクタ電流Ｉｃが大幅に変化する。
したがって、本来カレントミラー回路においては基準電
流Ｉ−出出足ミラー電流′でなければならないが、第２
図のような従来の回路においては、ＰＮＰ型トランジス
タＱｓｓのコレクタ電圧力、電源端子］１の電圧よりＶ
ｎｖ（ペース・エミッタ間電圧）２段分下がった電位°
にクランプされるので、これとＰＮＰ型トランジスタ。
流Ｉ−出出足ミラー電流′でなければならないが、第２
図のような従来の回路においては、ＰＮＰ型トランジス
タＱｓｓのコレクタ電圧力、電源端子］１の電圧よりＶ
ｎｖ（ペース・エミッタ間電圧）２段分下がった電位°
にクランプされるので、これとＰＮＰ型トランジスタ。
１３〜Ｑｉｎのコレクタ電位が同電位である場合以外は
Ｉ ＝ Ｉ’が成り立たなくなる。
Ｉ ＝ Ｉ’が成り立たなくなる。
なお、以上のような従来に関する文献としては、アナロ
グ集積回路（近代科学社）４章、定電流段が挙げられる
。
グ集積回路（近代科学社）４章、定電流段が挙げられる
。
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、基準電流値と出方ミラー電流値とを一致させ、定電流
値を正確に決定できるようにすることにある。
、基準電流値と出方ミラー電流値とを一致させ、定電流
値を正確に決定できるようにすることにある。
（発明の概要）
この発明の要点は、一般に集積回路で使用される送シ出
しくソース）型のカレントミラー回路に、差動動作をす
るＮＰＮ型のトランジスタを２つ設けることによシ、基
準電流値と出刃ミラー電流値とを一致させることにある
。
しくソース）型のカレントミラー回路に、差動動作をす
るＮＰＮ型のトランジスタを２つ設けることによシ、基
準電流値と出刃ミラー電流値とを一致させることにある
。
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
１図はこの発明の一実施例を示す回路図である。この図
において、２Ｉけ電源電圧端子で、この端子２１に第１
のＰＮＰ型トランシ９スタ。２゜のエミッタが接続され
る。この第１のＰＮＰ型トランジスタＱ２１のエミッタ
には、複数の第２のＰＮＰ型トランジスタＱ！４〜Ｑ２
ｎのエミッタカ共通接続される。また、第２のＰＮＰ型
トランシ゛スタＱ２４〜Ｑ２ｎのペースが第１のＰＮＰ
型トランソスタＱ２１のペースに接続されている。この
第１と第２０ＰＮＰ型トランジスｌ’ Ｑ２１ ｒ Ｑ
１０〜Ｑｎ ノペース接続点には、第１のＮＰＮ型トラ
ンジスタＱ２ｍのコレクタが接続され、この第１のＮＰ
Ｎ型トランジスタＱ１２ｓのペースに基準電圧端子２２
に接続される。また、第１のＮＰＮ型トランジスタＱａ
ｓのエミッタに第２のＮＰＮ型トランジスタＱ２２のエ
ミッタが接続されている。この第１と第２のＮＰＮ型ト
ランジスタＱｚａ ｌ Ｑ２２のエミッタ接続点と接地
間には電流源２３が接続される。また、前記第２のＮＰ
ＮＰＮＰトランジスタＱ２２コレクタが前記電源電圧端
子２１に接続される一方、ベースカ前記第１のＰＮＰ型
トランジスタＱ２１のコレクタに接続される。
１図はこの発明の一実施例を示す回路図である。この図
において、２Ｉけ電源電圧端子で、この端子２１に第１
のＰＮＰ型トランシ９スタ。２゜のエミッタが接続され
る。この第１のＰＮＰ型トランジスタＱ２１のエミッタ
には、複数の第２のＰＮＰ型トランジスタＱ！４〜Ｑ２
ｎのエミッタカ共通接続される。また、第２のＰＮＰ型
トランシ゛スタＱ２４〜Ｑ２ｎのペースが第１のＰＮＰ
型トランソスタＱ２１のペースに接続されている。この
第１と第２０ＰＮＰ型トランジスｌ’ Ｑ２１ ｒ Ｑ
１０〜Ｑｎ ノペース接続点には、第１のＮＰＮ型トラ
ンジスタＱ２ｍのコレクタが接続され、この第１のＮＰ
Ｎ型トランジスタＱ１２ｓのペースに基準電圧端子２２
に接続される。また、第１のＮＰＮ型トランジスタＱａ
ｓのエミッタに第２のＮＰＮ型トランジスタＱ２２のエ
ミッタが接続されている。この第１と第２のＮＰＮ型ト
ランジスタＱｚａ ｌ Ｑ２２のエミッタ接続点と接地
間には電流源２３が接続される。また、前記第２のＮＰ
ＮＰＮＰトランジスタＱ２２コレクタが前記電源電圧端
子２１に接続される一方、ベースカ前記第１のＰＮＰ型
トランジスタＱ２１のコレクタに接続される。
このように構成された回路の動作を説明する。
この回路においては、基準電圧端子２２に、第２のＰＮ
Ｐ型トランジスタＱ２４〜Ｑ２ｎで使われるコレクタ電
圧と同等の電圧を印加する。
Ｐ型トランジスタＱ２４〜Ｑ２ｎで使われるコレクタ電
圧と同等の電圧を印加する。
一方、この回路においては、第１のＮＰＮ型トランジス
タＱ２ｓのエミッタと第２のＮＰＮ型トランジスタＱ２
２のエミッタが互いに接続されているので、第２のＮＰ
Ｎ型トランジスタＱｚｚの斗−スＪ−笛１のＮｐＮ泪１
にランυフ々亀−のＲ−ブシ；面電位になるように動作
する。よって、前述のように、第２のＰＮＰ型トランジ
スタＱｘａ〜Ｑ２ｎで使われるコレクタ電圧と同等の電
圧を基準電圧端子２２に印加しておけば、第２のＮＰＮ
型トランソスタＱｚｚのペース電位すなわち第１のＰＮ
Ｐ型トランジスタＱ２１のコレクタ電圧を、第２のＰＮ
Ｐ型トランジスタＱ！４〜Ｑｚｎで使用されるコレクタ
′電圧と一致させることができる。
タＱ２ｓのエミッタと第２のＮＰＮ型トランジスタＱ２
２のエミッタが互いに接続されているので、第２のＮＰ
Ｎ型トランジスタＱｚｚの斗−スＪ−笛１のＮｐＮ泪１
にランυフ々亀−のＲ−ブシ；面電位になるように動作
する。よって、前述のように、第２のＰＮＰ型トランジ
スタＱｘａ〜Ｑ２ｎで使われるコレクタ電圧と同等の電
圧を基準電圧端子２２に印加しておけば、第２のＮＰＮ
型トランソスタＱｚｚのペース電位すなわち第１のＰＮ
Ｐ型トランジスタＱ２１のコレクタ電圧を、第２のＰＮ
Ｐ型トランジスタＱ！４〜Ｑｚｎで使用されるコレクタ
′電圧と一致させることができる。
また、第１のＰＮＰ型トランジスタＱ２１ト第２のＰＮ
Ｐ型トランジスタＱ２４〜Ｑｚｎのペースとエミッタが
各々共通であるから、これらトランジスタＱ２１ ｒ
Ｑ２４〜Ｑ２ｎの構造が等しいとすれば同一バイアスと
なる。
Ｐ型トランジスタＱ２４〜Ｑｚｎのペースとエミッタが
各々共通であるから、これらトランジスタＱ２１ ｒ
Ｑ２４〜Ｑ２ｎの構造が等しいとすれば同一バイアスと
なる。
したがって、第１および第２のＮＰＮ型トランジスタＱ
２３ 、 Ｑ２２をパーティカル構造で作力、それゆえ
電流利得が高いことから第１および第２のＮＰＮ型トラ
ンジスタＱ２３ ＋ Ｑｚｚのベース電流を無視すれば
、第１図の回路においてはＩ ＝ Ｉ’の式（Ｉは第１
のＰＮＰ型トランシ“スタＱ２□を介して流れる基珈雷
流＋ Ｉ’けＭ！、２のＰＮＰ刑トランジスタ（ｈ４〜
Ｑ２ｎ ｔ”介して流れる出力ミラー電流）が成夕立ち
、Ｉ′の電流値の決定がしやすくなる。
２３ 、 Ｑ２２をパーティカル構造で作力、それゆえ
電流利得が高いことから第１および第２のＮＰＮ型トラ
ンジスタＱ２３ ＋ Ｑｚｚのベース電流を無視すれば
、第１図の回路においてはＩ ＝ Ｉ’の式（Ｉは第１
のＰＮＰ型トランシ“スタＱ２□を介して流れる基珈雷
流＋ Ｉ’けＭ！、２のＰＮＰ刑トランジスタ（ｈ４〜
Ｑ２ｎ ｔ”介して流れる出力ミラー電流）が成夕立ち
、Ｉ′の電流値の決定がしやすくなる。
なお、上記動作のための条件としては、下記不等式（１
）を満足しなければならない。
）を満足しなければならない。
Ｘｎ
ＩＩ＞□ ・・・・・・（１）
βｐ
ここで、ＩＩは第１および第２のＮＰＮ型トランジスタ
Ｑｚａ ｒ Ｑｚｚの共通エミッタ部電流源２３の電゛
流、Ｉけ基準電流値、ｎは定電流源の個数（図で説明す
ると、ＰＮＰ型トランジスタＱ２１１Ｑ２４〜Ｑｚｎの
個数）、βｐは定電流源用ＰＮＰ型トランジスタの電流
利得である。
Ｑｚａ ｒ Ｑｚｚの共通エミッタ部電流源２３の電゛
流、Ｉけ基準電流値、ｎは定電流源の個数（図で説明す
ると、ＰＮＰ型トランジスタＱ２１１Ｑ２４〜Ｑｚｎの
個数）、βｐは定電流源用ＰＮＰ型トランジスタの電流
利得である。
また、第１図の回路において、第１および第２のＮＰＮ
型トランジスタＱ２３ｒ Ｑ２２け差動動作をするため
、第２のＮＰＮ型トランジスタＱｚｚのコレクタ電流と
第１のＮＰＮ型トランジスタＱｚｓめコレクタ電流は等
しい方が望ましい。っまシ、第１のＮＰＮ型トランジス
タＱｚｓのコレクタ電流をＩｃ３３ とすれば、次式（
２）のようになる。
型トランジスタＱ２３ｒ Ｑ２２け差動動作をするため
、第２のＮＰＮ型トランジスタＱｚｚのコレクタ電流と
第１のＮＰＮ型トランジスタＱｚｓめコレクタ電流は等
しい方が望ましい。っまシ、第１のＮＰＮ型トランジス
タＱｚｓのコレクタ電流をＩｃ３３ とすれば、次式（
２）のようになる。
Ｘｎ
■（３３＝□ ・・・・・・（２）
βｐ
よって、第２のＮＰＮ型トランシ９スタＱｉｚのコレク
タにも同等のコレクタ電流を流すためには、次式（３）
を満足することになる。
タにも同等のコレクタ電流を流すためには、次式（３）
を満足することになる。
工・＝尤王ユ×２ ・・・・・・（３）βｐ
なお、第１図の一実施例では、第１のＰＮＰ型トランソ
スタＱ２１のエミッタが電、源電圧端子２１に直結され
ているが、間に抵抗全介在させてもよい。同様に、第２
のＰＮＰ型トランシ゛スタ（ｈ４〜Ｑ２ｎのエミッタと
電源電圧端子２１間に抵抗全介在させてもよい。
スタＱ２１のエミッタが電、源電圧端子２１に直結され
ているが、間に抵抗全介在させてもよい。同様に、第２
のＰＮＰ型トランシ゛スタ（ｈ４〜Ｑ２ｎのエミッタと
電源電圧端子２１間に抵抗全介在させてもよい。
また、第２のＰＮＰ型トランシ゛スタは少なくとも１つ
めればよい。
めればよい。
（発明の効果）
以上詳述したように、この発明のカレントミラー回路に
よれば、差動動作する２つのＮＰＮ型トランシ゛スタを
設けて、基準電流を得るためのＰＮＰ型トランソスタの
コレクタ電圧と、出力ミラー電流ヲ得るためのＰＮＰ型
トランシ９スタで使用されるコレクタ電圧とを一致させ
るようにしたので、基準電流値と出力ミラー電流値上一
致させることができ、定電流全正確に決定することカニ
できる。
よれば、差動動作する２つのＮＰＮ型トランシ゛スタを
設けて、基準電流を得るためのＰＮＰ型トランソスタの
コレクタ電圧と、出力ミラー電流ヲ得るためのＰＮＰ型
トランシ９スタで使用されるコレクタ電圧とを一致させ
るようにしたので、基準電流値と出力ミラー電流値上一
致させることができ、定電流全正確に決定することカニ
できる。
第１図はこの発明のカレントミラー回路の一実施例を示
す回路図、第２図は従来のカレントミラー回路の回路図
、第３図はラテラル構造のＰＮＰ型トラ／ジヌタのコレ
クタ電流の飽和電流特性図である。 ２１・・・電源電圧端子、２２・・・基準電圧端子、２
３・・・電流源、Ｑ２１・・・第１のＰＮＰ型トランシ
“スタ、Ｑｚｚ・・・第２のＮＰＮＷトランジスタ、Ｑ
２ｍ・・・第１のＮＰＮ型ト；ンジスタ、Ｑ２３〜Ｑ２
ｎ・・・第２のＰＮＰ型トランシ“スタ。 特許出願人 沖電気工業株式会社 第１図 第２図 第３図 ｉｃ
す回路図、第２図は従来のカレントミラー回路の回路図
、第３図はラテラル構造のＰＮＰ型トラ／ジヌタのコレ
クタ電流の飽和電流特性図である。 ２１・・・電源電圧端子、２２・・・基準電圧端子、２
３・・・電流源、Ｑ２１・・・第１のＰＮＰ型トランシ
“スタ、Ｑｚｚ・・・第２のＮＰＮＷトランジスタ、Ｑ
２ｍ・・・第１のＮＰＮ型ト；ンジスタ、Ｑ２３〜Ｑ２
ｎ・・・第２のＰＮＰ型トランシ“スタ。 特許出願人 沖電気工業株式会社 第１図 第２図 第３図 ｉｃ
Claims (1)
- エミッタを電源に接続した第１のＰＮＰ型ト長ンジスタ
と、この第１のＰＮＰ型トランシ９スタの・エミッタに
エミッタが接続され、かつ第１のＰＮＰ型トランジスタ
のペースにペースが接続された少なくとも１つの第２の
ＰＮＰ型トランジスタと、この第２のＰＮＰ型トランジ
スタと前記第１のＰＮＰ型トランシ９スタのペース接続
点にコレクタが接続され、ペースに基準電圧が印加され
る第１のＮＰＮ型トランジスタと、この第１のＮＰＮＰ
ＮＰトランジスタミッタにエミッ、りが接続される一方
、コレクタが前記電源に接続され、さらにペースが前記
第１のＰＮＰ型トランジスタのコレクタに接続された第
２のＮＰＮ型トランジスタと、この第２のＮＰＮ型トラ
ンジスタと前記第１のＮＰＮ型トランジスタのエミッタ
接続点と接地間に接続された電流源とを具備してなるカ
レントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098515A JPS60244106A (ja) | 1984-05-18 | 1984-05-18 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098515A JPS60244106A (ja) | 1984-05-18 | 1984-05-18 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244106A true JPS60244106A (ja) | 1985-12-04 |
Family
ID=14221782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098515A Pending JPS60244106A (ja) | 1984-05-18 | 1984-05-18 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244106A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511383A (ja) * | 1974-05-27 | 1976-01-08 | Shinnitsuto Kagaku Kk | Suiyoseiyuzainorokaboshiho |
| JPS56168410A (en) * | 1980-05-28 | 1981-12-24 | Toshiba Corp | Differential amplifying circuit |
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS58115906A (ja) * | 1981-12-28 | 1983-07-09 | レイセオン カンパニ− | 電流源回路 |
| JPS5950605A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | カレントミラ−回路 |
-
1984
- 1984-05-18 JP JP59098515A patent/JPS60244106A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511383A (ja) * | 1974-05-27 | 1976-01-08 | Shinnitsuto Kagaku Kk | Suiyoseiyuzainorokaboshiho |
| JPS56168410A (en) * | 1980-05-28 | 1981-12-24 | Toshiba Corp | Differential amplifying circuit |
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS58115906A (ja) * | 1981-12-28 | 1983-07-09 | レイセオン カンパニ− | 電流源回路 |
| JPS5950605A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | カレントミラ−回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027522B2 (ja) | ||
| US4051443A (en) | Differential amplifier | |
| JPS60244106A (ja) | カレントミラ−回路 | |
| EP0061705A1 (en) | Low-value current source circuit | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS6252486B2 (ja) | ||
| JPS6259487B2 (ja) | ||
| JPS58190132A (ja) | 飽和型論理回路 | |
| JPH0151207B2 (ja) | ||
| JPS634704A (ja) | 出力回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JPH08102627A (ja) | 半導体集積回路 | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS59149046A (ja) | モノリシツクプレナ−プロセス集積回路 | |
| JPS6116612A (ja) | コンパレ−タ回路 | |
| JPS6112109A (ja) | カレントミラ−回路 | |
| JPS634962B2 (ja) | ||
| JPS617708A (ja) | カレントミラ−回路 | |
| JPH0590848A (ja) | 半導体集積回路の中のカレントミラー回路 | |
| JPH0331282B2 (ja) | ||
| JPS624884B2 (ja) | ||
| JPS6097705A (ja) | 差動増幅器 | |
| JPH0115202B2 (ja) |