JPS6024616A - 電子計算機のタイマ更新方式 - Google Patents
電子計算機のタイマ更新方式Info
- Publication number
- JPS6024616A JPS6024616A JP58130972A JP13097283A JPS6024616A JP S6024616 A JPS6024616 A JP S6024616A JP 58130972 A JP58130972 A JP 58130972A JP 13097283 A JP13097283 A JP 13097283A JP S6024616 A JPS6024616 A JP S6024616A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- address
- contents
- instruction
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000003745 diagnosis Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 1
- 241000102542 Kara Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の屈する技術分野
本発明は、゛電子計算機のタイマ更新方式に関し、特に
、タイマの診断を迅速に可能とするだめの改良に関する
。
、タイマの診断を迅速に可能とするだめの改良に関する
。
従来技術
゛IL了旧p機には、カウント条ヂ1の異なる各種タイ
マかイF’iする。例えば、サービス時間の4数に用い
られるインターバルタイマは、比較的高速なカウント性
能が必要なことから、Igs周期のカラ>′l・パルス
によって更新され、プログラムの監視を行なう監視タイ
マは、1秒周期のカウントパルスによって更新される。
マかイF’iする。例えば、サービス時間の4数に用い
られるインターバルタイマは、比較的高速なカウント性
能が必要なことから、Igs周期のカラ>′l・パルス
によって更新され、プログラムの監視を行なう監視タイ
マは、1秒周期のカウントパルスによって更新される。
従来、これらタイマかカウントパルスによって11°畠
に更新されているか否かの診断は、マイクロプロゲラ1
、によって行なわれている。例えば、第1図に示すよう
な実時間タイマは1時、分、秒、ミリ秒を小)−9デジ
ットを8バイI−長のフォーマットに割付け−C1夕・
fミング回路6が1ミリ秒の外7i1(クロック5を受
信したときに電r−計q機の内部マシンサイクルに同期
して発生するカランI・パルス7を供3合されるご゛と
に1ミリ秒の小、みでカラン;・アップしている。ト述
の実11!j間タイマの1;)L出[、は、4パイl−
長のデータバス2を介して、21111に分けてプロセ
ッサ3に読出され、メモリ4に格納される。
に更新されているか否かの診断は、マイクロプロゲラ1
、によって行なわれている。例えば、第1図に示すよう
な実時間タイマは1時、分、秒、ミリ秒を小)−9デジ
ットを8バイI−長のフォーマットに割付け−C1夕・
fミング回路6が1ミリ秒の外7i1(クロック5を受
信したときに電r−計q機の内部マシンサイクルに同期
して発生するカランI・パルス7を供3合されるご゛と
に1ミリ秒の小、みでカラン;・アップしている。ト述
の実11!j間タイマの1;)L出[、は、4パイl−
長のデータバス2を介して、21111に分けてプロセ
ッサ3に読出され、メモリ4に格納される。
プロセッサ3が上述のタイマ動作を診断するときは、例
えば、1ms+αの時間間隔で実時間りイマlを2回読
出して、2回の読出し値をそれぞれメモリ4の2つの番
地に格納し、その2つの番地の内容の差が1〜2 m
Sであることによって正゛畠性をチェックするようにし
ている。4二述の動作は、ソフトウェア命令あるいはマ
イクロプログラドによって第2図のフローチャートに示
すように行なわれる。すなわち、まず、後述するループ
滞71時間が1msを若干越えるような数(fit n
をメモリのA番地にストアする。次に、B番地に実時間
タイマイ1^をストアする。続いて、A番地の内容を−
lしてはA=Oに達したか否かを判足し、八−〇でなけ
れば、さらにA番地の内容を−1するというループに入
る。このループの滞在時間は1mSより若干大である。
えば、1ms+αの時間間隔で実時間りイマlを2回読
出して、2回の読出し値をそれぞれメモリ4の2つの番
地に格納し、その2つの番地の内容の差が1〜2 m
Sであることによって正゛畠性をチェックするようにし
ている。4二述の動作は、ソフトウェア命令あるいはマ
イクロプログラドによって第2図のフローチャートに示
すように行なわれる。すなわち、まず、後述するループ
滞71時間が1msを若干越えるような数(fit n
をメモリのA番地にストアする。次に、B番地に実時間
タイマイ1^をストアする。続いて、A番地の内容を−
lしてはA=Oに達したか否かを判足し、八−〇でなけ
れば、さらにA番地の内容を−1するというループに入
る。このループの滞在時間は1mSより若干大である。
そして、A番地の内容が0になると、C番地に実11!
j間タイマ値をストアレ、C番地の内容をB番地の内容
と比較して、C番地の内容がB番地の内容より1〜2大
であれば、タイマはIF常に更新されたものと判断する
。
j間タイマ値をストアレ、C番地の内容をB番地の内容
と比較して、C番地の内容がB番地の内容より1〜2大
であれば、タイマはIF常に更新されたものと判断する
。
上述の従来方式では、タイマの最下位デジットの更新を
診[111するだ(Jでも、1〜2 m Sを安し、1
(N’/デジットに全るまでの正常性をきめこまかく
診断するためには、多大の時間を心間とする欠点かある
。
診[111するだ(Jでも、1〜2 m Sを安し、1
(N’/デジットに全るまでの正常性をきめこまかく
診断するためには、多大の時間を心間とする欠点かある
。
発明の[1的
本発明の目的は、上述の従来の欠点を解決し、−に位デ
ジットに至るまでの、きめこまかな診断を短11を間で
行なうことが可能な電r−rζ1qaのタイマ更新方式
を提供することにある。
ジットに至るまでの、きめこまかな診断を短11を間で
行なうことが可能な電r−rζ1qaのタイマ更新方式
を提供することにある。
発明の構成
本発明の更新方式は、 ・定周期で供給されるカウント
クし1ツクによって更新されるマイクロプロゲラ1、制
御の電1’、il’l’:機のタイマにおいて、該タイ
マに入力する前記カウントクロックを遮断また1J無効
とするクロック無効手段と、マイクロプログラムの指、
」りによって前記タイマを更新するタイマ史新手段とを
備えたこ′とを特徴とする。
クし1ツクによって更新されるマイクロプロゲラ1、制
御の電1’、il’l’:機のタイマにおいて、該タイ
マに入力する前記カウントクロックを遮断また1J無効
とするクロック無効手段と、マイクロプログラムの指、
」りによって前記タイマを更新するタイマ史新手段とを
備えたこ′とを特徴とする。
発明の実施例
次に、本発明について、図面を参照して訂M11に説明
する。
する。
第3図は、本発明の一実施例を示すブロック図である。
すなわち、実時間タイマ1は、例えば、1ミリ秒外部ク
ロック5によって更新されるタイマであり、8バイト構
成で時、分、秒、ミリ′秒の9デジツトを含む。読出し
は、4バイト長のデータバス2を介して2回に分けてプ
ロセッサ3に読出されてメモリ4にストアされる。1ミ
リ秒外部クロック5は、ゲート回路11およびオア回路
12を介してタイミング回路6に入力し、タイミング回
路6は、lり秒外部クロック5を受信すると、電子工1
算機の内部マシンサイクルに回期したカウントパルス7
を1回出力する。ケーI・回路llは、フリップフロッ
プ10がセットされていないときは開かれていて、1ミ
リ秒外部クロック5をタイミング回路6に供給するが、
フリップフロップ10がセットされたときは閉じるケー
I・である。従って、マイクロプロゲラJ・による無効
指示8によってフリップフロップIOかセットされると
ゲート回路11の出力は“0°゛となり、1ミリ秒外部
クロック5は無効とされる。本実施例で(」、フリップ
フロップ1oとゲート回路11とでクロックフ■ト効り
段を構成する。一方、マ・rクロブ「Jグラムによるカ
ウント指示9かりえられると、オア回路12を通してタ
イミング回路6に伝えられ、タイミング回路6は、カウ
ントパルス7を1回出力−する。この場合も実時間タイ
マ1は1msの屯みでカウントアツプする。従って、カ
ラ〉・ト指小9を11回り゛、えることによって、実時
間タイマlはn rn Sのカウントアツプを行なう。
ロック5によって更新されるタイマであり、8バイト構
成で時、分、秒、ミリ′秒の9デジツトを含む。読出し
は、4バイト長のデータバス2を介して2回に分けてプ
ロセッサ3に読出されてメモリ4にストアされる。1ミ
リ秒外部クロック5は、ゲート回路11およびオア回路
12を介してタイミング回路6に入力し、タイミング回
路6は、lり秒外部クロック5を受信すると、電子工1
算機の内部マシンサイクルに回期したカウントパルス7
を1回出力する。ケーI・回路llは、フリップフロッ
プ10がセットされていないときは開かれていて、1ミ
リ秒外部クロック5をタイミング回路6に供給するが、
フリップフロップ10がセットされたときは閉じるケー
I・である。従って、マイクロプロゲラJ・による無効
指示8によってフリップフロップIOかセットされると
ゲート回路11の出力は“0°゛となり、1ミリ秒外部
クロック5は無効とされる。本実施例で(」、フリップ
フロップ1oとゲート回路11とでクロックフ■ト効り
段を構成する。一方、マ・rクロブ「Jグラムによるカ
ウント指示9かりえられると、オア回路12を通してタ
イミング回路6に伝えられ、タイミング回路6は、カウ
ントパルス7を1回出力−する。この場合も実時間タイ
マ1は1msの屯みでカウントアツプする。従って、カ
ラ〉・ト指小9を11回り゛、えることによって、実時
間タイマlはn rn Sのカウントアツプを行なう。
このため1.を断時には、11〕時間で任、a、数のカ
ウントアツプを?Iなわl+て、1iij後のタイマ値
を比較して動作11月lX1:(、性をデーニック寸−
ることかり能となる。
ウントアツプを?Iなわl+て、1iij後のタイマ値
を比較して動作11月lX1:(、性をデーニック寸−
ることかり能となる。
計器は、マイクロプログラムによって、例えばirl
4 図のフローチャートに示すように1夏なわれる。リ
ーなわら、まずメモリ4のA番」自にカウントアツプさ
ゼようとするカランI・指示回数nをストアレ、次に、
A番地の内容をD番地に移送する。
4 図のフローチャートに示すように1夏なわれる。リ
ーなわら、まずメモリ4のA番」自にカウントアツプさ
ゼようとするカランI・指示回数nをストアレ、次に、
A番地の内容をD番地に移送する。
オ゛14いて、1ミリ秒外fX9クロック5を無効とす
る無効桁)1<8をノリツブフロップ10にq、えて、
実時間タイマlを停止1−する。該時点の実111f間
タイマlの出力をB番地にストアした後、カウント指示
9をオア回路12を介してタイミング回路6に与え、タ
イミング回路6はカウントパルス7を出力して実時間タ
イマlをカウントアツプさせる。一方、カウント指示9
の出力ことに、A番地の内容か−lされて0と比較され
、0に達しなけば、さらにカウント指示9を出力すると
いうループに入り、A番地の内容がOになるまでカウン
ト指示9か繰返して出力される。A!地の内容がOにな
ると、ループから抜けだし、C番地に実時間タイマ1の
出力をストアする。その後、B番地の内容にD番地の内
容を加算した値をC番地の内容と比較し、一致していれ
ば、1畠に実時間タイマlが更新動作をしているものと
判断する。
る無効桁)1<8をノリツブフロップ10にq、えて、
実時間タイマlを停止1−する。該時点の実111f間
タイマlの出力をB番地にストアした後、カウント指示
9をオア回路12を介してタイミング回路6に与え、タ
イミング回路6はカウントパルス7を出力して実時間タ
イマlをカウントアツプさせる。一方、カウント指示9
の出力ことに、A番地の内容か−lされて0と比較され
、0に達しなけば、さらにカウント指示9を出力すると
いうループに入り、A番地の内容がOになるまでカウン
ト指示9か繰返して出力される。A!地の内容がOにな
ると、ループから抜けだし、C番地に実時間タイマ1の
出力をストアする。その後、B番地の内容にD番地の内
容を加算した値をC番地の内容と比較し、一致していれ
ば、1畠に実時間タイマlが更新動作をしているものと
判断する。
発、明の効果
以1−のように、本発明においては、実時間タイマの診
断+1!Iには、マイクロプログラムによる無効指示に
よって外部クロックを無効とし、カウント指示によって
前記実時間タイマを任意数だけカウントアツプさせるよ
うに構成したから、実時間タイマの更新をマイクロプロ
グラムの制御下に高速かつ、精度よく行なうことが0丁
能であり、タイマ、:う断を容易にきめ細かく行なうこ
とができるという効果がある。
断+1!Iには、マイクロプログラムによる無効指示に
よって外部クロックを無効とし、カウント指示によって
前記実時間タイマを任意数だけカウントアツプさせるよ
うに構成したから、実時間タイマの更新をマイクロプロ
グラムの制御下に高速かつ、精度よく行なうことが0丁
能であり、タイマ、:う断を容易にきめ細かく行なうこ
とができるという効果がある。
第1図は従来のタイマ更新方式の一例を示すブロック図
、第2図は1−、記従来例のタイマ診断のフローチャー
I・、第3図は本発明の一実施例を/I\すノrコック
図、第4図はI−記実施例におけるタイマの診断フロー
チャートの一例を示す図である。 図において、l:実時間タイマ、2:データバス、3:
プロセッサ、4:メモリ、5・1ミリ秒外部クロック、
6:タイミング回路、7:カウントパルス、8:無効指
示、9:カウント指示、10・フリップフロップ、11
:ゲート回路、12:オア回路。 出願人 [−1本電気株式会刺 代理人 弁理士 住111俊宗 譲1 日 、;; 2 i、、1 正号 第4関
、第2図は1−、記従来例のタイマ診断のフローチャー
I・、第3図は本発明の一実施例を/I\すノrコック
図、第4図はI−記実施例におけるタイマの診断フロー
チャートの一例を示す図である。 図において、l:実時間タイマ、2:データバス、3:
プロセッサ、4:メモリ、5・1ミリ秒外部クロック、
6:タイミング回路、7:カウントパルス、8:無効指
示、9:カウント指示、10・フリップフロップ、11
:ゲート回路、12:オア回路。 出願人 [−1本電気株式会刺 代理人 弁理士 住111俊宗 譲1 日 、;; 2 i、、1 正号 第4関
Claims (1)
- 一・定周期で供給されるカウントクロックによって更新
されるマイクロプログラム制御の電子工1算機のタイマ
において、該タイマに入力する前記カウントクロックを
遮断または無効とするクロック無効手段と、マイクロプ
ログラムの指示によって前記タイマを更新するタイマ更
新手段とを備えたことを特徴とする電子計算機のタイマ
更新方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130972A JPS6024616A (ja) | 1983-07-20 | 1983-07-20 | 電子計算機のタイマ更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130972A JPS6024616A (ja) | 1983-07-20 | 1983-07-20 | 電子計算機のタイマ更新方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6024616A true JPS6024616A (ja) | 1985-02-07 |
Family
ID=15046907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130972A Pending JPS6024616A (ja) | 1983-07-20 | 1983-07-20 | 電子計算機のタイマ更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024616A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55112655A (en) * | 1979-02-21 | 1980-08-30 | Nec Corp | Information processor |
-
1983
- 1983-07-20 JP JP58130972A patent/JPS6024616A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55112655A (en) * | 1979-02-21 | 1980-08-30 | Nec Corp | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8707106B2 (en) | Key allocation when tracing data processing systems | |
| JPS6024616A (ja) | 電子計算機のタイマ更新方式 | |
| JP3055139B2 (ja) | マイクロプログラム制御方式 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP2504263B2 (ja) | デ―タ処理装置 | |
| JPH04296944A (ja) | マイクロプロセッサ | |
| SU1168939A1 (ru) | Микропрограммное устройство управлени | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH0798618A (ja) | カウンタ読出し回路 | |
| CN120010918A (zh) | 一种可配置的时序控制系统 | |
| SU446060A1 (ru) | Устройство управлени вычислительной машины | |
| SU985791A1 (ru) | Микропрограммный процессор с контролем | |
| SU1608700A1 (ru) | Матрична вычислительна система | |
| JPH0113129B2 (ja) | ||
| SU1497616A1 (ru) | Программируемый логический контроллер | |
| SU792574A1 (ru) | Синхронизирующее устройство | |
| JPS61264432A (ja) | シ−ケンス演算制御装置 | |
| JPH03188514A (ja) | 計数回路 | |
| JPH01137340A (ja) | マイクロコンピュータ | |
| JPH0158528B2 (ja) | ||
| JPH05233320A (ja) | マイクロコンピュータ | |
| JPS6336011B2 (ja) | ||
| JPS63251825A (ja) | 実時間タイマ制御方式 | |
| JPS6339927B2 (ja) |