JPS6031249A - 混成集積回路用基板 - Google Patents
混成集積回路用基板Info
- Publication number
- JPS6031249A JPS6031249A JP58140356A JP14035683A JPS6031249A JP S6031249 A JPS6031249 A JP S6031249A JP 58140356 A JP58140356 A JP 58140356A JP 14035683 A JP14035683 A JP 14035683A JP S6031249 A JPS6031249 A JP S6031249A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recognition
- mark
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、混成集積回路用基板に関し、特にその製造を
自動化する場合の基板上の位置を自動的に検出するだめ
の認識用マークに関するものである。
自動化する場合の基板上の位置を自動的に検出するだめ
の認識用マークに関するものである。
従来例の構成とその問題点
一般に、ＩＣｆ、ブ等の部品を基板上に直接貼りつけ、
金あるいは、アルミニウム線で結線する場合、基板側の
ボンディグノくラドは、非常に／ｊ・さく高密度になっ
ているため、完全な自動ワイヤーボンディングにおいて
は、基板上の基準面（２辺）あるいは、基準穴をもうけ
、その面あるいは穴を基準にボンディングしている。ま
た、特別な場合は、基板上の回路の一部を使用し、それ
を、ノ々ターン認識し行なっている。例えば、第１１ス
に示しだ如く基板１上に形成された導体回路２の御名ｌ
Ｓ３を使用し、それをノリーン認識し実施し一部いる。
金あるいは、アルミニウム線で結線する場合、基板側の
ボンディグノくラドは、非常に／ｊ・さく高密度になっ
ているため、完全な自動ワイヤーボンディングにおいて
は、基板上の基準面（２辺）あるいは、基準穴をもうけ
、その面あるいは穴を基準にボンディングしている。ま
た、特別な場合は、基板上の回路の一部を使用し、それ
を、ノ々ターン認識し行なっている。例えば、第１１ス
に示しだ如く基板１上に形成された導体回路２の御名ｌ
Ｓ３を使用し、それをノリーン認識し実施し一部いる。
傭ギの土圧で２汁 其惟面あ乙いは、基準穴トホンディ
ングパッド部では、±１５０μｍ程度あるいは、それ以
上の誤差が発生するし、基板固定がメカ的になるため誤
差が生じる。この２つの誤差を累積すると、±２００μ
ｍ以上にもなり、ポンディングパッドから、はずれる場
合も生じていた。
ングパッド部では、±１５０μｍ程度あるいは、それ以
上の誤差が発生するし、基板固定がメカ的になるため誤
差が生じる。この２つの誤差を累積すると、±２００μ
ｍ以上にもなり、ポンディングパッドから、はずれる場
合も生じていた。
また後者の場合、一般的な厚膜混成集積回路の場合、白
色セラミック基板を用い、Ａｃｒ／ｐｄ導体を用いて回
路形成するが、第１図に示した部分でパターン認識した
場合、位置精度は出ているが、導体２と基板１の色調に
大差がないため認識出来ない場合がしばしば発生してい
た。
色セラミック基板を用い、Ａｃｒ／ｐｄ導体を用いて回
路形成するが、第１図に示した部分でパターン認識した
場合、位置精度は出ているが、導体２と基板１の色調に
大差がないため認識出来ない場合がしばしば発生してい
た。
発明の目的
本発明はこのような従来の欠点を除去するものであυ、
正確かつ迅速にパターン認識出来る混成集積回路用基板
を提供するものである。
正確かつ迅速にパターン認識出来る混成集積回路用基板
を提供するものである。
発明の構成
本発明の基板は、基板の１ケ所以上の部分に基板の色調
とコントラストの太きい、かつ周辺に類似したパターン
のない特別な形状（三角形、丸形。
とコントラストの太きい、かつ周辺に類似したパターン
のない特別な形状（三角形、丸形。
四角形ｅｔｃ ）を形成し、それをパターン認識に使用
するものであり、その位置精度、誤認識のない回路基板
を提供するものである。
するものであり、その位置精度、誤認識のない回路基板
を提供するものである。
実施例の説明
以下本発明の１実施例を図面を参照に説明する。
ＩＣチップを基板上のバンドにワイヤーボンドする場合
について説明する。第２図に示した如く、白色セラミッ
ク基板１の回路形成されてない部分（特に対角線上の離
れた所が望ましい）４に１００にΩ以上の高抵抗ペース
ト（Ｒｕ０２系）を第３図の５の様に１．５〜２．０ｍ
ｍ角に印刷、乾燥後その中心部に三角形をした導体ペー
スト６（金ペーストあるいはＡ（１／１：ｌｄペースト
など）を印刷乾燥する。
について説明する。第２図に示した如く、白色セラミッ
ク基板１の回路形成されてない部分（特に対角線上の離
れた所が望ましい）４に１００にΩ以上の高抵抗ペース
ト（Ｒｕ０２系）を第３図の５の様に１．５〜２．０ｍ
ｍ角に印刷、乾燥後その中心部に三角形をした導体ペー
スト６（金ペーストあるいはＡ（１／１：ｌｄペースト
など）を印刷乾燥する。
この三角マーク６は、基板上のワイヤボンディング用バ
ンド形成用導体と同一材木１、同一スクリーンで形成す
ることが最も望捷しい。
ンド形成用導体と同一材木１、同一スクリーンで形成す
ることが最も望捷しい。
次に使用したペーストの最適条件（８６ｏ〜９６０°Ｃ
１時間）で焼成する。この本発明の基板を用い、ワイヤ
ボンドする場合は、基板固定後、形成した認識マークの
４ケ所をパターン認識し、ワイヤーボンドする。この方
法に従えば、抵抗体６が黒色、三角マーク６が金あるい
は銀色のため非常にコントラストがあり、認識ミスが皆
無になるだけでなく、ポンディングパッド部と同一スク
リーンで認識マークを印刷するため精度が良く、±１０
μｍ以内の精度で基板の位置認識が出来、高精度なワイ
ヤボンドが出来る。
１時間）で焼成する。この本発明の基板を用い、ワイヤ
ボンドする場合は、基板固定後、形成した認識マークの
４ケ所をパターン認識し、ワイヤーボンドする。この方
法に従えば、抵抗体６が黒色、三角マーク６が金あるい
は銀色のため非常にコントラストがあり、認識ミスが皆
無になるだけでなく、ポンディングパッド部と同一スク
リーンで認識マークを印刷するため精度が良く、±１０
μｍ以内の精度で基板の位置認識が出来、高精度なワイ
ヤボンドが出来る。
以上の実施例においては、非常に高精度な、位置認識用
マークの形成法を述べたが、認識精度が±１００１１ｍ
でも使用出来る場合には、前記実施例で示した抵抗体６
を省略することが出来る。
マークの形成法を述べたが、認識精度が±１００１１ｍ
でも使用出来る場合には、前記実施例で示した抵抗体６
を省略することが出来る。
すなわち、第２図に示した白色セラミック基板１の４の
位置に抵抗体ベース） （ＲｕＯ２系）を用いて直接三
角マークを印刷、焼成して認識用マークとして使用出来
る。この方法においては、ワイヤボンド用バンドと認識
マークとが異なったスクリーンで印刷されるため、スク
リーンの位置合せ誤差が生じるため前の実施例に較べ若
干精度は低下する。しかし生産コストは安くなる特徴が
ある。
位置に抵抗体ベース） （ＲｕＯ２系）を用いて直接三
角マークを印刷、焼成して認識用マークとして使用出来
る。この方法においては、ワイヤボンド用バンドと認識
マークとが異なったスクリーンで印刷されるため、スク
リーンの位置合せ誤差が生じるため前の実施例に較べ若
干精度は低下する。しかし生産コストは安くなる特徴が
ある。
以上の２つの実施例においては、白色セラミック基板を
用いる場合についで説明したが、有色基板（例えば、黒
色基板）を用いる場合には、次の構成で精度よく基板の
位置認識が出来る。
用いる場合についで説明したが、有色基板（例えば、黒
色基板）を用いる場合には、次の構成で精度よく基板の
位置認識が出来る。
すなわち、第２図に示した基板１の４の部分にワイヤボ
ンディング用パッドと同一スクリーン上に認識用三角マ
ークを形成しそれを用いて導体を印刷、乾燥、焼成する
。本実施例に従えば、製造コス）ｕｐなしに±１ｏμｍ
以内の精度でパターン認識出来るマークを基板」二に形
成することが出来る。
ンディング用パッドと同一スクリーン上に認識用三角マ
ークを形成しそれを用いて導体を印刷、乾燥、焼成する
。本実施例に従えば、製造コス）ｕｐなしに±１ｏμｍ
以内の精度でパターン認識出来るマークを基板」二に形
成することが出来る。
以上の３つの実施例においては、認識マークを回路形成
用の導体、抵抗ペーストを用いる構成について述べたが
、それ以外に基板とコントラストの大きい有色顔料を印
刷、硬化してなる認識マークも出来る。すなわち、白色
基板には黒色や青色などのエポキシ樹脂を用いて認識マ
ークを形成し硬化した後、使用する。本方式に従えばい
かなる色の認識マークをも形成する事が出来、かつ、低
温で硬化出来る。寸だ、マーク認識方法も白、黒のパタ
ーン認識以外に、カラーカメラによる色認識が出来、認
識率の向上に大きな効果を生じる。
用の導体、抵抗ペーストを用いる構成について述べたが
、それ以外に基板とコントラストの大きい有色顔料を印
刷、硬化してなる認識マークも出来る。すなわち、白色
基板には黒色や青色などのエポキシ樹脂を用いて認識マ
ークを形成し硬化した後、使用する。本方式に従えばい
かなる色の認識マークをも形成する事が出来、かつ、低
温で硬化出来る。寸だ、マーク認識方法も白、黒のパタ
ーン認識以外に、カラーカメラによる色認識が出来、認
識率の向上に大きな効果を生じる。
発明の効果
以上のように本発明によれば従来法で発生していた、ワ
イヤボンディングのセカンドの位置ズレに起因する不良
はなくなり混成集積回路自体の信頼性も犬１〕に向上す
ることが出来る。また、回路導体の１部を認識用に使用
していた従来法における認識ミス、も完全に解決するこ
とが出来る。なお、実施例については、ワイヤボンディ
ング用ニついて説明したが、それ以外の部品実装用に摘
要出来ることは勿論のこと、セラミック基板以外の基板
に摘要出来ること社、言うまでもない。壕だ認識マーク
についても本実施例で述べた以外の形状も使用出来るこ
とは、説明するにおよばない。
イヤボンディングのセカンドの位置ズレに起因する不良
はなくなり混成集積回路自体の信頼性も犬１〕に向上す
ることが出来る。また、回路導体の１部を認識用に使用
していた従来法における認識ミス、も完全に解決するこ
とが出来る。なお、実施例については、ワイヤボンディ
ング用ニついて説明したが、それ以外の部品実装用に摘
要出来ることは勿論のこと、セラミック基板以外の基板
に摘要出来ること社、言うまでもない。壕だ認識マーク
についても本実施例で述べた以外の形状も使用出来るこ
とは、説明するにおよばない。
第１図は、従来の混成集積回路用基板の１部を示す平面
図、第２図は本発明の混成集積回路用基板の一実施例を
示す平面図、第３図ａは同要部拡大平面図、ｂは同安部
断面図を示した。 １・・・・・・セラミック基板、２・・・・・・回路導
体、３・・・・・・認識部分、４・・・・・・認識マー
ク形成部分、６・・・・・・認識用抵抗体、６・・・・
・・認識用マーク。
図、第２図は本発明の混成集積回路用基板の一実施例を
示す平面図、第３図ａは同要部拡大平面図、ｂは同安部
断面図を示した。 １・・・・・・セラミック基板、２・・・・・・回路導
体、３・・・・・・認識部分、４・・・・・・認識マー
ク形成部分、６・・・・・・認識用抵抗体、６・・・・
・・認識用マーク。
Claims (1)
- （１）基板の１ケ所以上の部分に、その基板の色調と異
なる色あるいは、コントラストの大きい所定の形状をし
たマークを配置した混成集積回路用基板０ （功 白色セラミック基板上の一部に抵抗ペーストを印
刷し、その中心部に所定の形状に導体ペーストを印刷、
焼成してマークとすることを特徴とする特許請求の範囲
第１項記載の混成集積回路用基板０ （′ｊＩ 有色基板上の回路形成部と関係のない部分に
所定の図形の導体ペーストを印刷、焼成してマークとす
ることｆ：特徴とした特許請求の範囲第１項記載の混成
集積回路用基板。 （４白色セラミック基板の回路形成されてない部分に、
抵抗ペーストを用いて所定の形状のバター−７シー＆−
汁 ＋ −−ｈＩ−−Ｊ−７＞ Ｉ−ｆ−＃Ｉ：９Ｍｒ
Ｉ−１嘉ル＃ヲ［丑李求の範囲第１項記載の混成集積
回路用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140356A JPS6031249A (ja) | 1983-07-29 | 1983-07-29 | 混成集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140356A JPS6031249A (ja) | 1983-07-29 | 1983-07-29 | 混成集積回路用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031249A true JPS6031249A (ja) | 1985-02-18 |
Family
ID=15266917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140356A Pending JPS6031249A (ja) | 1983-07-29 | 1983-07-29 | 混成集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031249A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715435A (en) * | 1980-06-30 | 1982-01-26 | Nec Home Electronics Ltd | Substrate for semiconductor device |
| JPS5785240A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | Semiconductor device |
| JPS5759447B2 (ja) * | 1974-12-25 | 1982-12-15 | Hitachi Ltd |
-
1983
- 1983-07-29 JP JP58140356A patent/JPS6031249A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759447B2 (ja) * | 1974-12-25 | 1982-12-15 | Hitachi Ltd | |
| JPS5715435A (en) * | 1980-06-30 | 1982-01-26 | Nec Home Electronics Ltd | Substrate for semiconductor device |
| JPS5785240A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617194B2 (en) | Electronic component, communication device, and manufacturing method for electronic component | |
| JP4522226B2 (ja) | 電子部品素子の実装方法及び電子装置の製造方法 | |
| US5701234A (en) | Surface mount component for selectively configuring a printed circuit board and method for using the same | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JPH01119088A (ja) | 表面実装部品搭載用プリント配線板 | |
| JPH0210571B2 (ja) | ||
| JPH05335438A (ja) | リードレスチップキャリア | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| US6858947B2 (en) | Semiconductor device | |
| JPS5814621Y2 (ja) | プリント配線基板 | |
| JPH0454377B2 (ja) | ||
| JPH0119396Y2 (ja) | ||
| JPH0644177U (ja) | プリント配線板 | |
| JP2645516B2 (ja) | アイマークを備えたプリント配線板及びその製造方法 | |
| JPH04280401A (ja) | チップ抵抗器及びその製造方法 | |
| JP4541597B2 (ja) | 半導体装置 | |
| JPS60242694A (ja) | 厚膜回路基板 | |
| JPS5887838A (ja) | 位置認識方法 | |
| TWI801227B (zh) | 晶片零件 | |
| JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 | |
| JPH0150100B2 (ja) | ||
| JPH0618121B2 (ja) | チップ抵抗器 | |
| JP2001024303A (ja) | 認識マーク | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JPH08759Y2 (ja) | 半導体素子収納用パッケージ |