JPS603191A - 厚膜回路基板の製作方法 - Google Patents

厚膜回路基板の製作方法

Info

Publication number
JPS603191A
JPS603191A JP11156783A JP11156783A JPS603191A JP S603191 A JPS603191 A JP S603191A JP 11156783 A JP11156783 A JP 11156783A JP 11156783 A JP11156783 A JP 11156783A JP S603191 A JPS603191 A JP S603191A
Authority
JP
Japan
Prior art keywords
film
copper
circuit board
hole
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11156783A
Other languages
English (en)
Other versions
JPH0330999B2 (ja
Inventor
明義 守安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11156783A priority Critical patent/JPS603191A/ja
Publication of JPS603191A publication Critical patent/JPS603191A/ja
Publication of JPH0330999B2 publication Critical patent/JPH0330999B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は、スルーホールを備える厚膜回路基板の製作
方法に関するもので、特に、厚膜回路基板の両面の回路
パターンおよびスルーホール内に形成される導電材料の
形成方法に関するものである。
先行技tfjの説明 厚膜回路基板は、ハイブリッドICなどにおいて用いら
れている。このような厚膜回路基板においては、最も典
型的には、回路パターンを形成する導電材料として、銀
または銀−パラジウムなどの貴金属が用いられていた。
しかしながら、これらの貴金属は、厚膜回路基板のコス
トアップを招き、銅などの卑金属を用いる試みがなされ
ている。
ところが、このような厚膜回路基板にスルーホールが形
成されていて、特にスルーホール部分に銅の厚膜を形成
する場合、解決されるべき問題点に遭遇した。
第1図ないし第3図は銅を用いる従来の厚膜回路基板の
製作方法を順に示し、スルーホール部分を通る切断線に
沿う切断部端面図である。
第1図に示すように、アルミナのような材料からなる基
板1が用意される。この基板1には、設計に応じてスル
ーホール2が適当に設けられている。そして、基板1の
上面および下面のそれぞれの適当な位置に、抵抗膜3a
、3bがそれぞれ印刷される。これら抵抗膜3a 、3
11は、次に、空気中で焼成される。
続いて、第2図に示すように、基板1の上面に、銅ペー
ストが印刷されて、銅膜4aが形成される。
この工程において、スルー小−ル2の下方から吸引が与
えられ、銅膜4aはスルーボール2の内周面にまで延び
る状態とされる。そして、銅膜4aは、酸化を防止する
目的で、窒素のような非酸化性雰囲気中で焼成される。
次に、第3図に示すように、基板1の下面に、銅ペース
トが印刷され、銅1ff14bが形成される。
この工程において、スルーホール2の上方から吸引が与
えられ、銅膜4bは、スルーホール2の内周面上にある
先の銅膜4aをさらに覆うように延びる。そして、この
銅1!J4bも、窒素のような非還元性雰囲気中で焼成
される。
上述のように、銅膜4a、4.bの焼成工程として、銅
膜4aと銅膜4bとのように、2回に分けられたのは、
次の理由による。
銅ベースj〜は、スルーホール2内での膜厚が、銀また
は銀−パラジウムのペーストに比べ、非常に厚くなる傾
向がある。そのため、焼成すると、銅膜とスルーホール
の内周面との接着強度が低下してしまう。たとえば、第
4図に示づように、スルーホール2内に延びる銅膜4に
は、基板1との間に、空洞5が発生する。また、基板1
にスルーホール2を形成するのに、レーザを用いると、
スルーホール2の内周面の表面状態がより平滑なものと
なり、第5図に示すように、空洞5はより太き(発生す
る。さらに、スルーホール2の端縁部分にある銅膜には
、クラック6さえ引き起こすこともある。
これらの空洞5やクラック6の発生は、信頼性を低下さ
せるものである。そのため、焼成にさらされるスルーホ
ール内での銅膜の膜厚は極カ薄くされなければならない
。したがって、第2図および第3図に示す工程では、ス
ルーホール2内における銅膜4a、4bの膜厚をできる
たけ薄くプるように配慮され、そのため、スルーボール
2内における銅膜を所望の膜厚とするため、銅III 
4 aの印刷および焼成、続いて銅It!4bの印刷お
よび焼成というように、2回の工程を繰返していた。し
かしながら、このような従来技術には、次のような問題
点がある。
まず、銅膜4a、4.bを焼成する雰囲気ガスとなるた
とえば窒素が、2倍消費されることになる。
また、たとえば窒素雰囲気中での銅膜4a 、 4bに
対する2回の焼成工程は、抵抗膜3a 、3bにも影響
を与えることになる。抵抗膜3a 、3bに対する窒素
等の非酸化性雰囲気ないしは還元性雰囲気中での熱処理
は、抵抗!1I3a、3bの抵抗値を変化させる。した
がって、抵抗膜3a、3bが、還元性雰囲気に2回さら
されることになると、2段階で抵抗値が変化し、2回の
抵抗値変化分を見越しての抵抗値先行試験を行なわなけ
ればならいという煩雑さがある。
発明の目的 それゆえに、この発明の目的は、スルーホールを備え、
銅ペーストを用いる厚膜回路基板において、スルーホー
ル部分に発生する、またはスルーホールに起因する上述
の問題点を解消し1りる、厚膜回路基板の製作方法を提
供することである。
発明の概要 この発明は、その製作方法に含まれる工程を、スルーホ
ール部分における金属膜の形成工程と、厚膜回路基板の
両面の回路パターンを構成する金属膜の形成工程とに分
けるとともに、各工程において用いる金属膜を構成する
金属材料を特定的に選ぶことを特徴とするものである。
より詳細に言えば、まず、スルーホール内に貴金属ペー
ストにより貴金属膜を形成し、その後この貴金属膜を焼
成し、次に、このように焼成された貴金属膜の一部を覆
うように銅ペーストにより基板の両面に回路パターンを
構成する銅膜を形成し、その後この銅膜を焼成すること
を特徴とするものである。
発明の効果 この発明によれば、スルーホール部分では、銀または銀
−パラジウムのような貴金属が用いられるので、その貴
金属ベーストの膜厚を薄く形成ブることができ、このよ
うに形成された貴金属膜を焼成しても、空洞やクラック
の発生はなく、信頼性が向上する。特に、スルーホール
がレーザにより加工される場合、その効果は顕著なもの
となる。
また、スルーホール部分が貴金属膜で構成され、銅膜は
焼成された青金RPAの一部を覆うように形成すればよ
いので、銅膜は、、基板の両面に形成されたものを同時
にすなわち一度に焼成することができる。そのため、銅
膜の焼成に必要な窒素等の非還元性雰囲気は、このよう
な厚膜回路基板の製作工程において、一度だけ与えれば
よく、雰囲気ガスを構成する窒素等の消Ftffiが少
なくて済む。
また、厚膜回路基板に抵抗膜が形成される場合には、こ
のような抵抗膜が2度にわたって非酸化性雰囲気ないし
は還元性雰囲気にさらされることがないので、抵抗値先
行試験において考慮すべき要因が単純化される。さらに
、スルーホール内の貴金B膜の一部は、銅膜により少な
くとも覆われることになるので、貴金属膜のみを用いる
従来例に比べて、後で行なわれる半田1寸は工程によっ
て、貴金属膜を構成するたとえば銀または銀−パラジウ
ムなどが半田中にマイグレーションを起こす。
いわゆる「半田食われ」を有利に防止することができる
。そして、最も慣用的な貴金属を用いる厚膜回路基板の
製作方法に比べて、その大部分が銅膜に置換えられるの
で、製作コストの低減を図ることができる。
実施例の説明 第6図および第7図はこの発明の一実施例の特徴ある工
程を順に示し、スルーホール部分を通る切断線に沿う切
断部端面図である。
第6図には、前述した第1図に示す工程を柊えた後に実
施される工程が示されている。すなわち、スルーホール
2の内周面上に、銀または銀−パラジウムなどからなる
貴金属膜7がそのペーストの印刷等により形成され、そ
の後、空気中にて焼成される。この空気中における焼成
は、抵抗膜3a。
3bの抵抗値に対して影響を与えるものではない。
次に、第7図に示すように、当該厚膜回路基板の両面の
回路パターンを形成するように、銅膜8がそのペースト
の印刷等により、基板1の上面および下面に形成される
。そして、11膜8は、窒素のような非還元性雰囲気中
で焼成される。このようにして、所望の厚膜回路基板が
得られる。
なお、第7図に示すように、銅膜8は、貴金属膜7の角
の部分を乗り越えて形成される。このような形成態様に
よれば、貴金属膜7のいわゆる「半田食われ」をより一
層防止することができる。
第8図はこの発明の他の実施例により得られた厚膜回路
基板の一部を示し、スルーホール部分を通る切断線に沿
う切断部端面図である。
第8図では、スルーホール2内に形成される貴金属膜7
が、スルーボール2の全深さに届いていない。しかしな
がら、基板1の下面に形成される銅膜8bは、その一部
がスルーホール2内にまで延び、この貴金属膜7の一部
を覆うように形成される。銅膜8bが、このように肖金
ff1ffl17の一部を覆う程度にスルーホール2内
に延びる場合には、先行技術の説明において述べたよう
な空洞やクラックが生じることけない。
また、第8図に示す構造では、基板1の上面に形成され
た銅111i18 aは、貴金属膜7の角の部分にまで
届いていない。しかしながら、少なくとも、貴金属膜7
の一部は覆った状態である。すなわち、ここで確認され
ることは、貴金属膜7が基板1の一方面上にまで延びて
いる場合、n腰8aの形成態様については、敢えて貴金
属膜7の角の部分を覆わなくても、貴金属II′!J7
の一部を覆った状態となることである。
【図面の簡単な説明】
第1図ないし第3図は銅を用いる従来の厚膜回路基板の
製作方法を順に示し、スルーホール部分を通る切断線に
沿う切断部端面図である。第4図および第5図はスルー
ホール部分での銅膜の欠点を示す。第6図および第7図
はこの発明の一実施例における特徴ある工程を順に示し
、スルーホール部分を通る切断線に沿う切断部端面図で
ある。 第8図はこの発明の他の実施例を実施して1与られた厚
膜回路基板の一部を示し、スルーホール部分を通る切断
線に沿う切断部端面図である。 図において、1は基板、2はスルーホール、7は貴金属
膜、8.8a 、8bは銅膜である。 特許出願人 株式会社村田製作所 第1 図 葛2図 第6図

Claims (1)

  1. 【特許請求の範囲】 スルーホールを備える基板を用意し、 前記スルーホール内にn金属ペーストにより貴金属膜を
    形成し、その後この貴金属膜を焼成し、次に 前記焼成されたn金属膜の一部を覆うように銅ペースト
    により前記基板の両面に回路パターンを構成する銅膜を
    形成し、その接この銅膜を焼成する、 各工程を備える、厚膜回路基板の製作方法。
JP11156783A 1983-06-21 1983-06-21 厚膜回路基板の製作方法 Granted JPS603191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11156783A JPS603191A (ja) 1983-06-21 1983-06-21 厚膜回路基板の製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11156783A JPS603191A (ja) 1983-06-21 1983-06-21 厚膜回路基板の製作方法

Publications (2)

Publication Number Publication Date
JPS603191A true JPS603191A (ja) 1985-01-09
JPH0330999B2 JPH0330999B2 (ja) 1991-05-01

Family

ID=14564646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11156783A Granted JPS603191A (ja) 1983-06-21 1983-06-21 厚膜回路基板の製作方法

Country Status (1)

Country Link
JP (1) JPS603191A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143059U (ja) * 1983-03-14 1984-09-25 松下電器産業株式会社 印刷配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143059U (ja) * 1983-03-14 1984-09-25 松下電器産業株式会社 印刷配線基板

Also Published As

Publication number Publication date
JPH0330999B2 (ja) 1991-05-01

Similar Documents

Publication Publication Date Title
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JPH04208593A (ja) 厚膜印刷基板
JPS603191A (ja) 厚膜回路基板の製作方法
JPH05198917A (ja) セラミックス配線基板の製造方法
JPS63119291A (ja) 厚膜回路基板の製造方法
JPH05234702A (ja) 角形チップ抵抗器およびその製造方法およびそのテーピング部品連
JPH0327590A (ja) セラミック回路基板
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JPH0558678B2 (ja)
JPH05152101A (ja) 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連
JPH05327157A (ja) セラミック基板
JPH02196491A (ja) 厚膜回路基板
JPH10163002A (ja) チップ型電子部品とその製造方法
JPS582066Y2 (ja) 多層配線板
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPH0783180B2 (ja) セラミック多層基板とその製造方法
JPS60246602A (ja) 抵抗部品およびその製造方法
JPH01270289A (ja) プリント配線基板
JPH08255702A (ja) チップ状電子部品
JPH04294569A (ja) 半導体装置及びその製造方法
JPH05226108A (ja) 角形チップ抵抗器およびその製造方法
JPH03237795A (ja) 厚膜印刷配線基板
JPH02185095A (ja) 厚膜多層回路基板
JPH05144602A (ja) 角形チツプ抵抗器