JPS6055431A - 磁気ディスク制御装置 - Google Patents
磁気ディスク制御装置Info
- Publication number
- JPS6055431A JPS6055431A JP58162669A JP16266983A JPS6055431A JP S6055431 A JPS6055431 A JP S6055431A JP 58162669 A JP58162669 A JP 58162669A JP 16266983 A JP16266983 A JP 16266983A JP S6055431 A JPS6055431 A JP S6055431A
- Authority
- JP
- Japan
- Prior art keywords
- data
- magnetic disk
- circuit
- control signal
- disk device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＰＵと外部記憶装置としての磁気ディスク装
置との間でデータの転送を行わせるために用いられる磁
気ディスク制御装置に関する。
置との間でデータの転送を行わせるために用いられる磁
気ディスク制御装置に関する。
ＣＰＵ （中央処理装置）の処理するデータと磁気ディ
スク装置の処理するデータとはそれらのデータ形式等が
異なっているのが通常である。例えばＣＰ・Ｕはパラレ
ルなデータを処理するのに対して、磁気ディスク装置の
読み書きするデータは通常シリアルなデータである。ま
た磁気ディスク装置に書き込まれるデータには、エラー
検出用のチェックピットが付加されていることも多い。
スク装置の処理するデータとはそれらのデータ形式等が
異なっているのが通常である。例えばＣＰ・Ｕはパラレ
ルなデータを処理するのに対して、磁気ディスク装置の
読み書きするデータは通常シリアルなデータである。ま
た磁気ディスク装置に書き込まれるデータには、エラー
検出用のチェックピットが付加されていることも多い。
更にまた、ＣＰＵと磁気ディスク装置ではデータの処理
速度が異なっているのが通常である。このようなことか
ら、両装置間でデータの転送を行うための装置として磁
気ディスク制御装置が用いられる。
速度が異なっているのが通常である。このようなことか
ら、両装置間でデータの転送を行うための装置として磁
気ディスク制御装置が用いられる。
第１図は従来用いられた磁気ディスク制御装置の一般的
な構成を表わしたものである。ＣＰＬＪによって作成さ
れたバイトパラレルなデータＤＩは、バッファ回路１１
に蓄えられる。シリアル回路１２はバッファ回路１１か
ら出力されるデータＤ２をビットシリアルなデータＤ３
に変換する。
な構成を表わしたものである。ＣＰＬＪによって作成さ
れたバイトパラレルなデータＤＩは、バッファ回路１１
に蓄えられる。シリアル回路１２はバッファ回路１１か
ら出力されるデータＤ２をビットシリアルなデータＤ３
に変換する。
このデータＤ３は、−第１および第２の選択回路１３．
１４に入力される。第１の選択回路１３は、磁気ディス
ク装置１５から読み出されたデータＤ４と前記したデー
タＤ３とを入力するようになっている。磁気ディスク装
置１５への書き込み時には、タイミング発生回路から供
給される読み書き制御信号１７によってデータＤ３が選
択され、ＣＲＣ発生回路１８に送られる。
１４に入力される。第１の選択回路１３は、磁気ディス
ク装置１５から読み出されたデータＤ４と前記したデー
タＤ３とを入力するようになっている。磁気ディスク装
置１５への書き込み時には、タイミング発生回路から供
給される読み書き制御信号１７によってデータＤ３が選
択され、ＣＲＣ発生回路１８に送られる。
ところでデータＤ１はカウンタ回路１９にも供給される
。カウンタ回路１９は、磁気ディスク装置１５に書き込
むための１まとまりのデータの供給が開始された段階で
、計数動作を開始する。計数値を表わした計数値信号２
１はデコーダ２２で解読され、ＣＲＣ発生回路制御信号
２３および選択回路制御信号２４が作成される。ＣＲＣ
発生回路制御信号２３はＣＲＣ発生回路１８に供給され
、チェックピットの付加されたデータＤ５の作成が行わ
れる。データＤ５は第２の選択回路１４に供給される。
。カウンタ回路１９は、磁気ディスク装置１５に書き込
むための１まとまりのデータの供給が開始された段階で
、計数動作を開始する。計数値を表わした計数値信号２
１はデコーダ２２で解読され、ＣＲＣ発生回路制御信号
２３および選択回路制御信号２４が作成される。ＣＲＣ
発生回路制御信号２３はＣＲＣ発生回路１８に供給され
、チェックピットの付加されたデータＤ５の作成が行わ
れる。データＤ５は第２の選択回路１４に供給される。
選択回路制御信号２４は第２の選回路号１４に供給され
、データＤ３とデータＤ５の切り分けのための制御に用
いられる。第２の選択回路１４から出力されるデータＤ
６が磁気ディスク装置１５に書き込まれる。
、データＤ３とデータＤ５の切り分けのための制御に用
いられる。第２の選択回路１４から出力されるデータＤ
６が磁気ディスク装置１５に書き込まれる。
一方、磁気ディスク装置１５から読み出されるデータＤ
４はシリアル回路１２に供給され、ここでバイトパラレ
ルなデータＤ７に変換される。同期検出回路２６は、デ
ータＤ７が同期マークを構成しているときこれを検出し
、マーク検出信号２７をタイミング発生回路１６に供給
する。タイミング発生回路１６はこれと共に各部の制御
を開始し、ＣＰＵへの情報転送を開始させる。すなわち
データＤ７はバッファ回路２８に一時的に蓄えられた後
、データＤ８としてＣＰＵに送られる。
４はシリアル回路１２に供給され、ここでバイトパラレ
ルなデータＤ７に変換される。同期検出回路２６は、デ
ータＤ７が同期マークを構成しているときこれを検出し
、マーク検出信号２７をタイミング発生回路１６に供給
する。タイミング発生回路１６はこれと共に各部の制御
を開始し、ＣＰＵへの情報転送を開始させる。すなわち
データＤ７はバッファ回路２８に一時的に蓄えられた後
、データＤ８としてＣＰＵに送られる。
このようにして送り出されたデータＤ８の基となるデー
タＤ４は、第１の選択回路１３を経てＣＲＣ発生回路１
８に供給され、ここで誤りの有無をチェックされる。
タＤ４は、第１の選択回路１３を経てＣＲＣ発生回路１
８に供給され、ここで誤りの有無をチェックされる。
このようにＣＰＵと磁気ディスク装置の間でデータの転
送速度が異なるために、従来の磁気ディスク制御装置で
はカウンタ回路１９およびデコーダ２２を設けてタイミ
ング同期を行っていた。これらの回路はカウント値やデ
コード値を設定するための回路部分を含んでおり、論理
素子等を多く用いるため磁気ディスク制御装置自体が高
価となるという欠点があった。また磁気ディスク制御装
置自体に汎用性がなく、新たな仕様の磁気ディスク装置
をＣＰＵに接続するときは、磁気ディスク制御装置を新
しく設計し直さなければならないという問題もあった。
送速度が異なるために、従来の磁気ディスク制御装置で
はカウンタ回路１９およびデコーダ２２を設けてタイミ
ング同期を行っていた。これらの回路はカウント値やデ
コード値を設定するための回路部分を含んでおり、論理
素子等を多く用いるため磁気ディスク制御装置自体が高
価となるという欠点があった。また磁気ディスク制御装
置自体に汎用性がなく、新たな仕様の磁気ディスク装置
をＣＰＵに接続するときは、磁気ディスク制御装置を新
しく設計し直さなければならないという問題もあった。
本発明はこのような事情に鑑み、装置が簡略化され、か
つ新たな磁気ディスク装置にも容易に対処することので
きる磁気ディスク制御装置を提供することをその目的と
する。
つ新たな磁気ディスク装置にも容易に対処することので
きる磁気ディスク制御装置を提供することをその目的と
する。
本発明では、マイクロプログラムによって制御される中
央処理装置から出力されるチェックビット伺加用の制御
信号を一時的に格納する格納手段と、この格納結果を前
記中央処理装置から同じく出力される記憶用のデータと
同期して書き込むＦＩＦＯメモリと、磁気ディスク装置
の動作クロックに同期してこのＦＩＦＯメモリに書き込
まれたデータ及び制御信号を読み出す読み出し手段と、
読み出された制御信号を用いてデータにチェックピット
を付加するチェックピット付加手段とを磁気ディスク制
御装置に具備させ、チェックピットの付加されたデータ
を磁気ディスク装置の動作クロックに同期してこの外部
記憶装置に書き込ませる。
央処理装置から出力されるチェックビット伺加用の制御
信号を一時的に格納する格納手段と、この格納結果を前
記中央処理装置から同じく出力される記憶用のデータと
同期して書き込むＦＩＦＯメモリと、磁気ディスク装置
の動作クロックに同期してこのＦＩＦＯメモリに書き込
まれたデータ及び制御信号を読み出す読み出し手段と、
読み出された制御信号を用いてデータにチェックピット
を付加するチェックピット付加手段とを磁気ディスク制
御装置に具備させ、チェックピットの付加されたデータ
を磁気ディスク装置の動作クロックに同期してこの外部
記憶装置に書き込ませる。
以下実施例につき本発明の詳細な説明する。
第２図は、本実施例の磁気ディスク制御装置を表わした
ものである。第１図と同一部分には同一の符号を付し、
それらの部分の説明を適宜省略する。ところでＣＰＵは
、一般にマイクロプログラムによって制御されている。
ものである。第１図と同一部分には同一の符号を付し、
それらの部分の説明を適宜省略する。ところでＣＰＵは
、一般にマイクロプログラムによって制御されている。
第１のラッチ回路３１は、このＣＰＵからＣＲＣのタイ
ミングで出力される制御用データＤｌｌをラッチする。
ミングで出力される制御用データＤｌｌをラッチする。
第１のラッチ回路３１のラッチ出力Ｄ１２はパラレルな
２ビツトの信号であり、バイトパラレルなデータＤ１と
共にバッファ回路３３に供給される。バッファ回路３３
は、データＤ１とラッチ出力３４とを同時にパラレルに
入力するＦＩＦＯ（Ｆｌ−Ｒ３Ｔ ＩＮ ＦＩＲ３Ｔ
０ＵＴ）メモリによって構成されている。
２ビツトの信号であり、バイトパラレルなデータＤ１と
共にバッファ回路３３に供給される。バッファ回路３３
は、データＤ１とラッチ出力３４とを同時にパラレルに
入力するＦＩＦＯ（Ｆｌ−Ｒ３Ｔ ＩＮ ＦＩＲ３Ｔ
０ＵＴ）メモリによって構成されている。
バッファ回路３３は磁気ディスク装置１５へのデータの
書き込み速度に同期してデータＤ２および制御信号３５
を出力する。制御信号３５は、タイミング発生回路１６
から出力されるタイミング制御信号３７によって第２の
ラッチ回路３８にセットされる。これと同一タイミング
でデータＤ２はシリアル回路１２に供給され、シリアル
なデータＤ３に変換される。第２のラッチ回路３８では
制御信号３５のラッチ出力として、ＣＲＣ発生回路制御
信号２３および選択回路制御信号２４を出力する。これ
らによってＣＲＣ発生回路１８および第２の選択回路１
４が制御され、データＤ６が磁気ディスク装置１５に書
き込まれる。
書き込み速度に同期してデータＤ２および制御信号３５
を出力する。制御信号３５は、タイミング発生回路１６
から出力されるタイミング制御信号３７によって第２の
ラッチ回路３８にセットされる。これと同一タイミング
でデータＤ２はシリアル回路１２に供給され、シリアル
なデータＤ３に変換される。第２のラッチ回路３８では
制御信号３５のラッチ出力として、ＣＲＣ発生回路制御
信号２３および選択回路制御信号２４を出力する。これ
らによってＣＲＣ発生回路１８および第２の選択回路１
４が制御され、データＤ６が磁気ディスク装置１５に書
き込まれる。
磁気ディスク装置１５からデータの読み出しを行う際の
回路動作は、第１図に示した従来例と同一様である。
回路動作は、第１図に示した従来例と同一様である。
以上説明したように本発明によれば、ＣＰＵ側と磁気デ
ィスク装置１５側の動作クロックの違いをＦＩＦＯメモ
リで吸収することにより、従来必要としたカウンタ回路
およびデコーダが不要となり、装置が簡略化する。また
シリアル回路と第２のラッチ回路を同一のクロック（タ
イミング制御信号）で動作させるので、ワードまたはバ
イト単位の制御が可能となる。従って磁気ディスク装置
を性能の良い上位の装置と交換する場合でも、マイクロ
プログラムを変更するのみでこれが可能となり、ハード
ウェアの変更を要しない。すなわち融通性および汎用性
のある磁気ディスク制御装置を構成することが可能とな
る。
ィスク装置１５側の動作クロックの違いをＦＩＦＯメモ
リで吸収することにより、従来必要としたカウンタ回路
およびデコーダが不要となり、装置が簡略化する。また
シリアル回路と第２のラッチ回路を同一のクロック（タ
イミング制御信号）で動作させるので、ワードまたはバ
イト単位の制御が可能となる。従って磁気ディスク装置
を性能の良い上位の装置と交換する場合でも、マイクロ
プログラムを変更するのみでこれが可能となり、ハード
ウェアの変更を要しない。すなわち融通性および汎用性
のある磁気ディスク制御装置を構成することが可能とな
る。
第１図は従来の磁気ディスク制御装置のブロック図、第
２図は本発明の一実施例における磁気ディスク制御装置
のブロック図である。 １５・・・・・磁気ディスク装置、 １８・・・・・・ＣＲＣ発生回路 （チェックピット付加手段）、 ３１・・・・・・第１のラッチ回路、 ３３・・・・・・バッファ回路（ＦＩＦＯメモリ）。 出 願 人 富士ゼロックス株式会社 代 理 人 弁理士 山 内 梅 雄
２図は本発明の一実施例における磁気ディスク制御装置
のブロック図である。 １５・・・・・磁気ディスク装置、 １８・・・・・・ＣＲＣ発生回路 （チェックピット付加手段）、 ３１・・・・・・第１のラッチ回路、 ３３・・・・・・バッファ回路（ＦＩＦＯメモリ）。 出 願 人 富士ゼロックス株式会社 代 理 人 弁理士 山 内 梅 雄
Claims (1)
- マイクロプログラムによって制御される中央処理装置か
ら出力されるチェックピット付加用の制御信号を一時的
に格納する格納手段と、この格納結果を前記中央処理装
置から同じく出力される記憶用のデータと同期して書き
込むＦＩＦＯメそりと、磁気ディスク装置の動作クロッ
クに同期してこのＦＩＦＯメモリに書き込まれたデータ
及び制御信号を読み出す読み出し手段と、読み出された
制御信号を用いてデータにチェックピットを付加するチ
ェックビット付加手段とを備え、チェックピットの付加
されたデータを前記磁気ディスク装置に記憶させること
を特徴とする磁気ディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162669A JPS6055431A (ja) | 1983-09-06 | 1983-09-06 | 磁気ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162669A JPS6055431A (ja) | 1983-09-06 | 1983-09-06 | 磁気ディスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6055431A true JPS6055431A (ja) | 1985-03-30 |
| JPH0241763B2 JPH0241763B2 (ja) | 1990-09-19 |
Family
ID=15759027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58162669A Granted JPS6055431A (ja) | 1983-09-06 | 1983-09-06 | 磁気ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055431A (ja) |
-
1983
- 1983-09-06 JP JP58162669A patent/JPS6055431A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0241763B2 (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0248478A1 (en) | Sequential buffer device | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPS607812B2 (ja) | デ−タバツフアリング装置 | |
| JP3530388B2 (ja) | 符号誤り訂正装置 | |
| JPS6055431A (ja) | 磁気ディスク制御装置 | |
| JPH03204718A (ja) | 情報処理装置 | |
| JPH1049984A (ja) | 信号処理回路、信号処理装置、及び、ディスク装置 | |
| JPH07200192A (ja) | 光ディスク装置 | |
| JP2655495B2 (ja) | Ａｔｍセルフォーマット変換回路 | |
| JP3584566B2 (ja) | データ誤り訂正装置 | |
| JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
| JPH0721700A (ja) | エラー訂正用メモリ装置 | |
| JPH08194661A (ja) | データ転送装置 | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JPH0410044A (ja) | データ転送回路及びそれを有するｃｄ―ｒｏｍドライブ | |
| JPH03225673A (ja) | ディスクコントローラ | |
| JPH011164A (ja) | フロッピ−ディスクドライブ装置 | |
| JPH1114695A (ja) | 信号極性切替え回路 | |
| JPH03198143A (ja) | バス・インターフェイス装置およびリード・モディファイ・ライト制御方式 | |
| JPH05181744A (ja) | 記憶装置 | |
| JP2002027017A (ja) | 信号処理装置 | |
| JPS63167982A (ja) | 直列デ−タの処理回路 | |
| JPH06202819A (ja) | ディスク装置 | |
| JP2004326282A (ja) | デジタルデータ演算装置 | |
| JPH03175527A (ja) | Ｆｉｆｏ制御回路 |