JPS607793A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS607793A JPS607793A JP11554183A JP11554183A JPS607793A JP S607793 A JPS607793 A JP S607793A JP 11554183 A JP11554183 A JP 11554183A JP 11554183 A JP11554183 A JP 11554183A JP S607793 A JPS607793 A JP S607793A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- circuit
- integrated circuit
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は整合回路を形成する受動素子の一部に外部から
制御できる可変受動素子を用い、能動素子の特性ばらつ
きによる装置の特性ばらつきを外部から補正することを
可能にした混成集積回路に関するものである。
制御できる可変受動素子を用い、能動素子の特性ばらつ
きによる装置の特性ばらつきを外部から補正することを
可能にした混成集積回路に関するものである。
第１図は、従来の混成集積回路の一例の回路図であり、
１と１６は能動素子のトランジスタ、４と６はストリッ
プライン、３，５．１５は固定コンデンサであって、ト
ランジスタ１と１６の間の整合回路を、ストリップライ
ン４，６及びコンデンサ３，５．１５で形成している。
１と１６は能動素子のトランジスタ、４と６はストリッ
プライン、３，５．１５は固定コンデンサであって、ト
ランジスタ１と１６の間の整合回路を、ストリップライ
ン４，６及びコンデンサ３，５．１５で形成している。
上記の様な混成集積回路では、整合回路を形成している
素子の回路定数はすべて固定であり、よって整合回路も
固定の回路となる。
素子の回路定数はすべて固定であり、よって整合回路も
固定の回路となる。
一方、トランジスタ１と１６の特性はばらつきやすく、
前記整合回路ではトランジスタ１と１６の特性ばらつき
による装置の特性ばらつきを抑えることができない。
前記整合回路ではトランジスタ１と１６の特性ばらつき
による装置の特性ばらつきを抑えることができない。
上記の装置の特性ばらつきを解決する為に、コンデンサ
３，５．１５の代わりに、トリマコンデンサ等の可変容
量素子を用いることが考えられるが、高周波のＣＷアン
プ等において、トリマコンデンサを使用することは熱的
、電気的に不安定であシ、また、高周波損失が大きく出
力が得られない事、および、高出力により破壊する恐れ
があり、信頼度的に不都合を生ずる。
３，５．１５の代わりに、トリマコンデンサ等の可変容
量素子を用いることが考えられるが、高周波のＣＷアン
プ等において、トリマコンデンサを使用することは熱的
、電気的に不安定であシ、また、高周波損失が大きく出
力が得られない事、および、高出力により破壊する恐れ
があり、信頼度的に不都合を生ずる。
本発明の目的は、上記の様な不都合な点を改良し、能動
素子の特性ばらつきによる装置の特性ばらつきを電流ま
たは電圧により安定に補正される混成集積回路を提供す
るにある。
素子の特性ばらつきによる装置の特性ばらつきを電流ま
たは電圧により安定に補正される混成集積回路を提供す
るにある。
つぎに本発明を実施例により説明する。
第２図は本発明の一実施例の混成集積回路の回路図であ
り、第１図の従来例におけるコンデンサ１５の代わりに
、固定コンデンサ１０と可変コンデンサ９と全直列に接
続したものを用い、かつ、可変コンデンサ９の容量値を
外部電圧（又は電流）によって制御するものである。
り、第１図の従来例におけるコンデンサ１５の代わりに
、固定コンデンサ１０と可変コンデンサ９と全直列に接
続したものを用い、かつ、可変コンデンサ９の容量値を
外部電圧（又は電流）によって制御するものである。
第３図は１本発明の要部の構造を示すもので、金属部材
１１の一面に絶縁基板１２がろう伺けされ、絶縁基板１
２には、金属化層４，６．８が形成されている。金属化
層４には、セラミックコンデンサ等のチップコンデンサ
５の一方の電極がろう付けされ、かつ、金属化層６には
、チップコンデンサ５の他方の電極がろう付けされてい
て金属化層４及び金属化層６の間に容量を形成している
。
１１の一面に絶縁基板１２がろう伺けされ、絶縁基板１
２には、金属化層４，６．８が形成されている。金属化
層４には、セラミックコンデンサ等のチップコンデンサ
５の一方の電極がろう付けされ、かつ、金属化層６には
、チップコンデンサ５の他方の電極がろう付けされてい
て金属化層４及び金属化層６の間に容量を形成している
。
一方金属化層８には、Ｐ形半導体層７ａとＮ形半導体層
７ｂが接合された半導体素子（以下チップと記す）７が
搭載されていて、金属線１３にょ多金属化層６とチップ
７が接続されている。又、金属化層８はスルーホール１
４を通じて金属部材１１に接地されている。さらに、金
属化層６ば、金属線等により外部制御端子へ通じている
。
７ｂが接合された半導体素子（以下チップと記す）７が
搭載されていて、金属線１３にょ多金属化層６とチップ
７が接続されている。又、金属化層８はスルーホール１
４を通じて金属部材１１に接地されている。さらに、金
属化層６ば、金属線等により外部制御端子へ通じている
。
周知の様に、Ｐ形半導体層とＮ形半導体層を接合した半
導体素子のＰ−Ｎ接合部は、空乏層の厚さによって変化
する一種の容量として働らき、この容量の大きさは、前
記Ｐ−Ｎ接合のバイアス電圧の関数となシ、（１）式の
様に表わされる。
導体素子のＰ−Ｎ接合部は、空乏層の厚さによって変化
する一種の容量として働らき、この容量の大きさは、前
記Ｐ−Ｎ接合のバイアス電圧の関数となシ、（１）式の
様に表わされる。
但し、Ｃ（ｖ）は前記Ｐ−Ｎ接合間の容量、■は前記Ｐ
−Ｎ接合間のバイアス、Ｃｏは前記バイアスがゼロの時
の容量、■φは前記Ｐ−Ｎ接合間の空乏層の厚みがゼロ
となる前記Ｐ−Ｎ接合間バイアス点、νはＰ形半導体層
７ａ及びＮ形半導体層７ｂの不純物濃度による定数を示
す。従って、第３図における金属化層６と、金属化層８
との間には、金属化層６にかかる電圧によって変化する
容量が形成される。
−Ｎ接合間のバイアス、Ｃｏは前記バイアスがゼロの時
の容量、■φは前記Ｐ−Ｎ接合間の空乏層の厚みがゼロ
となる前記Ｐ−Ｎ接合間バイアス点、νはＰ形半導体層
７ａ及びＮ形半導体層７ｂの不純物濃度による定数を示
す。従って、第３図における金属化層６と、金属化層８
との間には、金属化層６にかかる電圧によって変化する
容量が形成される。
さて、第３図の構造を第２（ン１の回路に対応させると
、第３図でチップコンデンサ５け第２図でのコンデンサ
５に対応し、第３図の半導体チップ７による容部゛は第
２図でのコンデンサ９に対応する。
、第３図でチップコンデンサ５け第２図でのコンデンサ
５に対応し、第３図の半導体チップ７による容部゛は第
２図でのコンデンサ９に対応する。
以下第２図によって本発明の動作機構を説明する。第２
図で、コンデンサ１０は直流しゃ断片であって１回路が
整合状態になる時の容量値に比べて十分大きな容量値を
もっている、又コンデンサ９は、前記説明の様に、外部
電圧Ｖｃｏｎによって容量値が可変できる。
図で、コンデンサ１０は直流しゃ断片であって１回路が
整合状態になる時の容量値に比べて十分大きな容量値を
もっている、又コンデンサ９は、前記説明の様に、外部
電圧Ｖｃｏｎによって容量値が可変できる。
以上の様な構造の回路では、能動素子のトランジスタ１
と１６の特性のばらつきによるトランジスタ１と１６と
の間の整合のずれを、外部制御型［Ｖｃｏｎによって補
正できる。しかも、前記構造における回路Ｖｉ、熱的電
気的に比較的安定で、高周波損失も少なく、信頼度的に
も勝れている。
と１６の特性のばらつきによるトランジスタ１と１６と
の間の整合のずれを、外部制御型［Ｖｃｏｎによって補
正できる。しかも、前記構造における回路Ｖｉ、熱的電
気的に比較的安定で、高周波損失も少なく、信頼度的に
も勝れている。
本説明では２つの能動素子間の整合回路の一例を示した
が、本発明は、外部回路と能動素子の入力または出力と
の整合回路にも同様に適用できる。
が、本発明は、外部回路と能動素子の入力または出力と
の整合回路にも同様に適用できる。
第１図は従来の混成集積回路の部分回路図、第２図は本
発明の一実施例の部分回路図、第３図は第２図の回路図
に対応する基板構造を示す斜視図である。 １．１６・・・・・・トランジスタ、４，６．８・・・
・・・ストリップラインまたは金属化層、３，５．１５
・・・・・・整合回路の固定コンデンサ％７・・・・・
・可変コンデンサの半導体チップ、７ａ・・・・・・Ｐ
形半導体層、７ｂ・・・・・・Ｎ形半導体層、９・・・
・・・電圧制御可変コンデンサ、１０・・・・・・直流
遮断コンデンサ、１１・・・・・。 金属板、１２・・・・・・絶縁基板、１４・・・・・・
スルーホールＯ 代理人 弁理士 内 原 １ ゛） ・、で゛； １へ？
発明の一実施例の部分回路図、第３図は第２図の回路図
に対応する基板構造を示す斜視図である。 １．１６・・・・・・トランジスタ、４，６．８・・・
・・・ストリップラインまたは金属化層、３，５．１５
・・・・・・整合回路の固定コンデンサ％７・・・・・
・可変コンデンサの半導体チップ、７ａ・・・・・・Ｐ
形半導体層、７ｂ・・・・・・Ｎ形半導体層、９・・・
・・・電圧制御可変コンデンサ、１０・・・・・・直流
遮断コンデンサ、１１・・・・・。 金属板、１２・・・・・・絶縁基板、１４・・・・・・
スルーホールＯ 代理人 弁理士 内 原 １ ゛） ・、で゛； １へ？
Claims (1)
- 能動素子と、この能動素子の入力または出力あるいは該
素子間の整合回路とが絶縁基板上に搭載された混成集積
回路において、前記整合回路には、制御電圧または制御
電流により素子定数が可変な受動素子が含まれているこ
とを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11554183A JPS607793A (ja) | 1983-06-27 | 1983-06-27 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11554183A JPS607793A (ja) | 1983-06-27 | 1983-06-27 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607793A true JPS607793A (ja) | 1985-01-16 |
Family
ID=14665083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11554183A Pending JPS607793A (ja) | 1983-06-27 | 1983-06-27 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298654U (ja) * | 1985-12-09 | 1987-06-23 |
-
1983
- 1983-06-27 JP JP11554183A patent/JPS607793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298654U (ja) * | 1985-12-09 | 1987-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0365016B2 (ja) | ||
| JPH01283863A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5884510A (ja) | Ｆｅｔ装置を用いたｒｆ増巾回路 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| US3809928A (en) | Integrated structure amplifier with thermal feedback | |
| JPS607793A (ja) | 混成集積回路 | |
| JPS61285746A (ja) | 半導体装置 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPH0440270Y2 (ja) | ||
| JP2605582B2 (ja) | マイクロ波装置 | |
| JPS5892272A (ja) | 負帰還型ＧａＡｓマイクロ波モノリシツク増幅回路装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH06177325A (ja) | 半導体容量素子およびこれを用いた回路 | |
| JPH02260561A (ja) | 半導体装置 | |
| JPS6112056A (ja) | 半導体装置 | |
| JPH10256467A (ja) | シリコン高周波集積回路 | |
| JPH0519961Y2 (ja) | ||
| JPS586181A (ja) | 可変容量装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JP2520799Y2 (ja) | 混成集積回路 | |
| JPS582059A (ja) | 集積回路 | |
| JPH03283577A (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH01283951A (ja) | トランジスタ装置 | |
| JPS63133701A (ja) | マイクロ波半導体装置 |