JPS609153A - 半導体集積回路内抵抗体の抵抗値調整方法 - Google Patents
半導体集積回路内抵抗体の抵抗値調整方法Info
- Publication number
- JPS609153A JPS609153A JP58116160A JP11616083A JPS609153A JP S609153 A JPS609153 A JP S609153A JP 58116160 A JP58116160 A JP 58116160A JP 11616083 A JP11616083 A JP 11616083A JP S609153 A JPS609153 A JP S609153A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistor
- conductivity type
- integrated circuit
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、レーデを使用する、半導体集積回路内に形成
された抵抗体の抵抗値調整方法に関する。
された抵抗体の抵抗値調整方法に関する。
近年、半導体集積回路は高集積化・高性能化が要求され
て来ている。そのため、半導体集積回路内に形成されて
いる抵抗体の抵抗値を、半導体集積回路完成後に、全体
の特性を測定しながら調整する手法が行なわれるように
なった。この抵抗値の調整にはレーザが用いられている
。この方法は、セラミック基板上に形成された厚膜ある
いは薄膜抵抗体の調整に一般的に用いられている方法に
類似している。すなわち、第1図に示すように、Si基
板1上に5i02膜2等によって絶縁されて窒化り/タ
ル、クロムシリコン、多結晶シリコン等で形成された抵
抗体3の一部をレーザ・ビーム4を用いて除去し、電極
5Aと5Bの間の抵抗値を調整するか、第2図に示すよ
うに抵抗体3にスポット加工(加工跡6つを施し、抵抗
値を調整するが、または第3図に示すように梯子段状の
抵抗体7を切断することにより、電極5Aと5Bの間の
抵抗値を調整する方法が用いられていた。
て来ている。そのため、半導体集積回路内に形成されて
いる抵抗体の抵抗値を、半導体集積回路完成後に、全体
の特性を測定しながら調整する手法が行なわれるように
なった。この抵抗値の調整にはレーザが用いられている
。この方法は、セラミック基板上に形成された厚膜ある
いは薄膜抵抗体の調整に一般的に用いられている方法に
類似している。すなわち、第1図に示すように、Si基
板1上に5i02膜2等によって絶縁されて窒化り/タ
ル、クロムシリコン、多結晶シリコン等で形成された抵
抗体3の一部をレーザ・ビーム4を用いて除去し、電極
5Aと5Bの間の抵抗値を調整するか、第2図に示すよ
うに抵抗体3にスポット加工(加工跡6つを施し、抵抗
値を調整するが、または第3図に示すように梯子段状の
抵抗体7を切断することにより、電極5Aと5Bの間の
抵抗値を調整する方法が用いられていた。
しかし、これらの方法は、いずれも形成された抵抗体の
一部を除去するものであり、本来の抵抗値より増大させ
ることにより調整を行なうため、抵抗値が必要とする値
より高い場合には、調整不可能であった。また、抵抗値
の調整は半導体゛集積回路完成後に行なうために、回路
全体が・母ツシベーショ/膜でコートされており、レー
デ除去部でハ/f yシペーション膜も除去されてしま
い、信頼性の観点から5その部分を再度)やツシペーシ
ョ/膜でコートする必要があった。
一部を除去するものであり、本来の抵抗値より増大させ
ることにより調整を行なうため、抵抗値が必要とする値
より高い場合には、調整不可能であった。また、抵抗値
の調整は半導体゛集積回路完成後に行なうために、回路
全体が・母ツシベーショ/膜でコートされており、レー
デ除去部でハ/f yシペーション膜も除去されてしま
い、信頼性の観点から5その部分を再度)やツシペーシ
ョ/膜でコートする必要があった。
本発明の目的は、以上述べた従来技術の欠点を除去し、
予め作成された抵抗値を増大させるだけではなく、低下
させることも可能で、がっパッシベーション膜に損傷を
与えない半導体集積回路内抵抗体の抵抗値調整方法を提
供することである。
予め作成された抵抗値を増大させるだけではなく、低下
させることも可能で、がっパッシベーション膜に損傷を
与えない半導体集積回路内抵抗体の抵抗値調整方法を提
供することである。
上記目的を達成するために、本発明による半導体集積回
路内抵抗体の抵抗値調整方法は、半導体集積回路内に形
成され、第1導電型の不純物が所定の価に近い濃度にド
ーグされ、パッシベーション膜で被覆されている多結晶
シリコン抵抗体の近傍に第1導電型の不純物を含む膜お
よび上記第1導電型とは反対の第2導電型の不純物を含
む膜を設けておき、上記パッシベーション膜を通して、
上記抵抗体の抵抗値を低下させたいときは上記第1導電
型の不純物を含む膜の所定の領域を、上記抵抗値を増大
させたいときは上記第2導電型の不純物を含む膜の所定
の領域をV−デ・ビームで照射し、加熱することによっ
て上記不純物を含む膜から上記抵抗体に向って上記不純
物を拡散させ、上記抵抗値を低下または増大させること
を要旨とする。すなわち、本発明は、不純物をドープし
た、多結晶シリコンを抵抗体として用い、この多結晶シ
リコン抵抗体にドープされている不純物と同じ導電型の
不純物をさらにレーデ加熱により拡散させて抵抗値を低
減させるか、または反対導電型の不純物を拡散させて抵
抗値を増加させることにより、抵抗値の低減または増大
を図り、必要な抵抗値に調整するものである。
路内抵抗体の抵抗値調整方法は、半導体集積回路内に形
成され、第1導電型の不純物が所定の価に近い濃度にド
ーグされ、パッシベーション膜で被覆されている多結晶
シリコン抵抗体の近傍に第1導電型の不純物を含む膜お
よび上記第1導電型とは反対の第2導電型の不純物を含
む膜を設けておき、上記パッシベーション膜を通して、
上記抵抗体の抵抗値を低下させたいときは上記第1導電
型の不純物を含む膜の所定の領域を、上記抵抗値を増大
させたいときは上記第2導電型の不純物を含む膜の所定
の領域をV−デ・ビームで照射し、加熱することによっ
て上記不純物を含む膜から上記抵抗体に向って上記不純
物を拡散させ、上記抵抗値を低下または増大させること
を要旨とする。すなわち、本発明は、不純物をドープし
た、多結晶シリコンを抵抗体として用い、この多結晶シ
リコン抵抗体にドープされている不純物と同じ導電型の
不純物をさらにレーデ加熱により拡散させて抵抗値を低
減させるか、または反対導電型の不純物を拡散させて抵
抗値を増加させることにより、抵抗値の低減または増大
を図り、必要な抵抗値に調整するものである。
上記抵抗体の抵抗値は、照射を抵抗体上の一定面積で行
ない、照射量を変えることによっても、単位面積当りの
照射量を一定に保ち、照射面積を変えることによっても
行なうことができる。照射量を変えるには、照射時間ま
たは・ぞルス数を変えるのが便利である。
ない、照射量を変えることによっても、単位面積当りの
照射量を一定に保ち、照射面積を変えることによっても
行なうことができる。照射量を変えるには、照射時間ま
たは・ぞルス数を変えるのが便利である。
以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第4図は、本発明の抵抗値調整方法を適用するための、
半導体集積回路上に形成された抵抗体を示す。第4図(
a)は平面図、第4図(b)はその断面図である。Si
基板1上に、S i02膜2を介してn導電型の不純物
がドープされた多結晶ンリコ/抵抗体11が形成され、
その両端はAt配線12Aおよび12Bを介して他の素
子(例えばダイオードfトランジスタ)に接続されてい
る。多結晶シリコン抵抗体11上にはS’i02膜13
を介してp導電型の不純物が高濃度にドープされた多結
晶シリコン層14が島状に形成され、その上にSi02
層15.燐ガラス層16 、 Si02層あるいはSi
3’N4層 、あるいはその両方からなる最終・母ツシ
ペーション膜17が形成されている。
半導体集積回路上に形成された抵抗体を示す。第4図(
a)は平面図、第4図(b)はその断面図である。Si
基板1上に、S i02膜2を介してn導電型の不純物
がドープされた多結晶ンリコ/抵抗体11が形成され、
その両端はAt配線12Aおよび12Bを介して他の素
子(例えばダイオードfトランジスタ)に接続されてい
る。多結晶シリコン抵抗体11上にはS’i02膜13
を介してp導電型の不純物が高濃度にドープされた多結
晶シリコン層14が島状に形成され、その上にSi02
層15.燐ガラス層16 、 Si02層あるいはSi
3’N4層 、あるいはその両方からなる最終・母ツシ
ペーション膜17が形成されている。
一般に、多結晶シリコノ抵抗体11はn導電型の不純物
として燐がドーグされた50〜500 nmの厚さで、
シート抵抗値は数10Ω/口〜数100にΩ/口に形成
される。また、5i02層13および15はそれぞれ膜
厚が50〜300nm 、 p導電型不純物がドーグさ
れた多結晶シリコン層14は厚さ50〜500nmで抵
抗体11と同程度の不純物濃度を持っており、燐ガラス
膜16は燐濃度が1〜lOモルチで厚さが1oo〜11
000n 、最終パッシベーション膜17は100〜4
000nmの厚さである。
として燐がドーグされた50〜500 nmの厚さで、
シート抵抗値は数10Ω/口〜数100にΩ/口に形成
される。また、5i02層13および15はそれぞれ膜
厚が50〜300nm 、 p導電型不純物がドーグさ
れた多結晶シリコン層14は厚さ50〜500nmで抵
抗体11と同程度の不純物濃度を持っており、燐ガラス
膜16は燐濃度が1〜lOモルチで厚さが1oo〜11
000n 、最終パッシベーション膜17は100〜4
000nmの厚さである。
ここで、試料として、多結晶シリコン抵抗体11は燐が
ドーグされた多結晶シリコンで、膜厚300nm 、シ
ート抵抗値10にΩ/口、幅511m 、長さIμmに
形成され、5i02膜13 、15にはそれぞれ膜厚7
゜nmのもの、燐ガラス膜16には4モルチ、膜厚40
0 nmのもの、パッシベーション膜17には5t3N
。
ドーグされた多結晶シリコンで、膜厚300nm 、シ
ート抵抗値10にΩ/口、幅511m 、長さIμmに
形成され、5i02膜13 、15にはそれぞれ膜厚7
゜nmのもの、燐ガラス膜16には4モルチ、膜厚40
0 nmのもの、パッシベーション膜17には5t3N
。
の単層膜で膜厚1000 nmのものが使用された。
第4図に示す多結晶シリコン抵抗体の所定の領域を第5
図に示す光学系を用いてレーザ・ビームで照射する。す
なわち、第5図に示す光学系は、レーザ発振器(図示せ
ず)より発振されたレーデ光21を任意の寸法に成形で
きる可変スリット22により、抵抗体11への照射形状
に合致した矩形に成形し、対物レンズおが可変スリン)
22の実像を結ぶ位置に置かれた抵抗体11に、絶縁膜
17 、16 、15゜13を透過して、対物レンズn
の倍率の逆数の大きさで集光し、投射する構成になって
いる。なお、第5図において、抵抗体11の上に形成さ
れている層は省略して示しである。またレーザ発振器は
N2レーデ励起グイ・レーザで、レーデ光の波長は51
0nm 、パルス幅は半値幅で6 nsである。
図に示す光学系を用いてレーザ・ビームで照射する。す
なわち、第5図に示す光学系は、レーザ発振器(図示せ
ず)より発振されたレーデ光21を任意の寸法に成形で
きる可変スリット22により、抵抗体11への照射形状
に合致した矩形に成形し、対物レンズおが可変スリン)
22の実像を結ぶ位置に置かれた抵抗体11に、絶縁膜
17 、16 、15゜13を透過して、対物レンズn
の倍率の逆数の大きさで集光し、投射する構成になって
いる。なお、第5図において、抵抗体11の上に形成さ
れている層は省略して示しである。またレーザ発振器は
N2レーデ励起グイ・レーザで、レーデ光の波長は51
0nm 、パルス幅は半値幅で6 nsである。
ここで、第4図に示した多結晶シリコン抵抗体11に対
して、その上にp導電型不純物がドープきれた島状の多
結晶シリコン層14のない部分、すなわちS i02膜
13 、15を介して燐ガラス膜16が存在する部分の
長さ10μmにレーデを投射した。この時の照射レーデ
・パルス数と抵抗値の関係を第6図に示す。レーデ照射
前に約60にΩであった抵抗値が照射パルス数とともに
低下し、1O−(9)・臂ルスで比較的急激な変化を示
し、Iパルス以後は41にΩの一定の値を有し、殆んど
変化しなか−った。このことから、抵抗値を測定しなか
らレーデ・ビームで照射し、所定の抵抗値が得られた時
点で照射を停止することにより、60にΩと41 kΩ
の間の任意の抵抗値に(パルス照射によるため、連続的
ではなく段階的に変化するが)調整することができる。
して、その上にp導電型不純物がドープきれた島状の多
結晶シリコン層14のない部分、すなわちS i02膜
13 、15を介して燐ガラス膜16が存在する部分の
長さ10μmにレーデを投射した。この時の照射レーデ
・パルス数と抵抗値の関係を第6図に示す。レーデ照射
前に約60にΩであった抵抗値が照射パルス数とともに
低下し、1O−(9)・臂ルスで比較的急激な変化を示
し、Iパルス以後は41にΩの一定の値を有し、殆んど
変化しなか−った。このことから、抵抗値を測定しなか
らレーデ・ビームで照射し、所定の抵抗値が得られた時
点で照射を停止することにより、60にΩと41 kΩ
の間の任意の抵抗値に(パルス照射によるため、連続的
ではなく段階的に変化するが)調整することができる。
つぎに、第4図に示した多結晶シリコン抵抗体11ヲそ
の上に形成されているp導電型不純物がドーグされた島
状の多結晶シリコン層14上の5i02膜15 、燐ガ
ラス膜16.パッシベーション膜17を通して長さ5μ
mの領域内でレーザ・ビームで照射した。この時の照射
レーデ・・母ルス数と抵抗値の関係を第7図に示す。レ
ーデ照射前に約60にΩであった抵抗値が30−60/
4’ルスで比較的急激な変化を示し、70・クルス以後
は84にΩの一定の値を持ち、殆んど変化しなかった。
の上に形成されているp導電型不純物がドーグされた島
状の多結晶シリコン層14上の5i02膜15 、燐ガ
ラス膜16.パッシベーション膜17を通して長さ5μ
mの領域内でレーザ・ビームで照射した。この時の照射
レーデ・・母ルス数と抵抗値の関係を第7図に示す。レ
ーデ照射前に約60にΩであった抵抗値が30−60/
4’ルスで比較的急激な変化を示し、70・クルス以後
は84にΩの一定の値を持ち、殆んど変化しなかった。
このことから、所定の抵抗値が得られた時点でレーデ照
射を停止することにより60にΩと84にΩの間の任意
の抵抗値に(・クルス照射のため、連続的ではなく段階
的に変化するが)調整することができる。すなわち、第
4図に示す多結晶シリコン抵抗体に対してレーデ照射位
置を選ぶことにより、初期値60にΩから出発して41
〜84にΩの間の任意の抵抗値に調整できることになる
。この時の照射レーザ・パワー密度を1〜2・母ルスで
多結晶シリコン抵抗体11に除去加工を施すコトができ
る・やワー密度の見に設定したが、100ノfルス照射
後でモ、パッシベーション膜17 K何らの損傷または
痕跡も見い出せなかった。
射を停止することにより60にΩと84にΩの間の任意
の抵抗値に(・クルス照射のため、連続的ではなく段階
的に変化するが)調整することができる。すなわち、第
4図に示す多結晶シリコン抵抗体に対してレーデ照射位
置を選ぶことにより、初期値60にΩから出発して41
〜84にΩの間の任意の抵抗値に調整できることになる
。この時の照射レーザ・パワー密度を1〜2・母ルスで
多結晶シリコン抵抗体11に除去加工を施すコトができ
る・やワー密度の見に設定したが、100ノfルス照射
後でモ、パッシベーション膜17 K何らの損傷または
痕跡も見い出せなかった。
以上に−述べた実施例では、抵抗値の調整範囲は初期匝
に対して、±30%程度であるが、この調整範囲は、多
結晶シリコ/抵抗体11とその周辺の構成により可変で
あることは明らかである。すなわち、多結晶シリコン抵
抗体11の上に形成されるp導電型不純物がドープされ
た島状の多結晶シリコン層14の、多結晶シリコ/抵抗
体11を覆う長さく電極5Aと5Bを結ぶ方向)を大き
くし、かっレーデ照射する長さを大きくするが、あるい
は、p導電型不純物がドーグされた島状の多結晶シリコ
/層14の不純物濃度を上げることにより、抵抗値はよ
り高くまで調整可能となり、また、p導電型の不純物が
ドープされた島状の多結晶シリコン層14に覆われない
部分(長さ)を大きくとり、かつレーデを投射する長さ
を大きくすることにより、抵抗値はより低くまで調整可
能となる。
に対して、±30%程度であるが、この調整範囲は、多
結晶シリコ/抵抗体11とその周辺の構成により可変で
あることは明らかである。すなわち、多結晶シリコン抵
抗体11の上に形成されるp導電型不純物がドープされ
た島状の多結晶シリコン層14の、多結晶シリコ/抵抗
体11を覆う長さく電極5Aと5Bを結ぶ方向)を大き
くし、かっレーデ照射する長さを大きくするが、あるい
は、p導電型不純物がドーグされた島状の多結晶シリコ
/層14の不純物濃度を上げることにより、抵抗値はよ
り高くまで調整可能となり、また、p導電型の不純物が
ドープされた島状の多結晶シリコン層14に覆われない
部分(長さ)を大きくとり、かつレーデを投射する長さ
を大きくすることにより、抵抗値はより低くまで調整可
能となる。
さらに、本実施例では、多結晶シリコン抵抗体11とし
てn導電型不純物がドープされた多結晶シリコンを使用
したが、p導電型の不純物がドープされた多結晶シリコ
ンを抵抗体として用い、その上に形成される島状の多結
晶シリコン層としてn導電型の不純物でドープされたも
のを用い、かつ燐ガラスの代りにボロンガラスを形成す
ることにより、全く同様に抵抗値の増大または低減を任
意に行なうことができることは明らかである。
てn導電型不純物がドープされた多結晶シリコンを使用
したが、p導電型の不純物がドープされた多結晶シリコ
ンを抵抗体として用い、その上に形成される島状の多結
晶シリコン層としてn導電型の不純物でドープされたも
のを用い、かつ燐ガラスの代りにボロンガラスを形成す
ることにより、全く同様に抵抗値の増大または低減を任
意に行なうことができることは明らかである。
以上の実施例においては、多結晶シリコン抵抗体14と
同一導電型の不純物を含む膜(第4図(b)では燐ガラ
ス層16)も反対導電型の不純物を含む膜(第4図(b
)では多結晶シリコン膜14)も多結晶シリコン抵抗体
14の上に設けられているが、それらの膜は必ずしも抵
抗体14の上にある必要はなく、レーデ・ビームで加熱
はれたとき、そこに含まれている不純物が抵抗体14を
囲んでいる絶縁膜(第4図(b)においては、5i02
膜13、または5i02膜13と15)を通して多結晶
シリコン抵抗体まで拡散でき、るような近傍であれば、
横にあっても下にあってもよいことは勿論である。
同一導電型の不純物を含む膜(第4図(b)では燐ガラ
ス層16)も反対導電型の不純物を含む膜(第4図(b
)では多結晶シリコン膜14)も多結晶シリコン抵抗体
14の上に設けられているが、それらの膜は必ずしも抵
抗体14の上にある必要はなく、レーデ・ビームで加熱
はれたとき、そこに含まれている不純物が抵抗体14を
囲んでいる絶縁膜(第4図(b)においては、5i02
膜13、または5i02膜13と15)を通して多結晶
シリコン抵抗体まで拡散でき、るような近傍であれば、
横にあっても下にあってもよいことは勿論である。
また、本実施例ではレーデ光21として、N2レーデ励
起ダイ・レーデを使用しているが、これに限定されるも
のではなく、ノクツシベーション膜17゜燐ガラス膜1
6 、5i02膜15 、13を透過する波長で、多結
晶シリコンを加熱できるものであれば、連続発振、ノク
ルス発振にかかわらず、適用可能であることは明らかで
ある。パッシベーション膜17がSiO□のとき、膜1
5 、16 、17はすべて5i02であり、300n
m〜2μmの波長に対して透明である。パッシベーショ
ン膜17がSi3N4のときは、膜15 、16 、1
7は400 nm−2μmの波長に対して透明である。
起ダイ・レーデを使用しているが、これに限定されるも
のではなく、ノクツシベーション膜17゜燐ガラス膜1
6 、5i02膜15 、13を透過する波長で、多結
晶シリコンを加熱できるものであれば、連続発振、ノク
ルス発振にかかわらず、適用可能であることは明らかで
ある。パッシベーション膜17がSiO□のとき、膜1
5 、16 、17はすべて5i02であり、300n
m〜2μmの波長に対して透明である。パッシベーショ
ン膜17がSi3N4のときは、膜15 、16 、1
7は400 nm−2μmの波長に対して透明である。
レーザ光が膜15 、16 、17に対して透明でなけ
れば、レーデ光はそれらの膜によって吸収されるから、
それらの膜の温度が上昇し、損傷が発生するだけではな
く、多結晶シリコン層に加熱に必要なエネルギを供給で
きないことになる。波長が1.1μm以上になると、レ
ーデ光はSSを透過し、多結晶シリコン層を加熱しない
から、使用されるレーデ光の波長は400nmと1.1
μmの間になければならない。
れば、レーデ光はそれらの膜によって吸収されるから、
それらの膜の温度が上昇し、損傷が発生するだけではな
く、多結晶シリコン層に加熱に必要なエネルギを供給で
きないことになる。波長が1.1μm以上になると、レ
ーデ光はSSを透過し、多結晶シリコン層を加熱しない
から、使用されるレーデ光の波長は400nmと1.1
μmの間になければならない。
中間透過層である5i02膜13および15はフォスフ
オシリケード化または?ロシリケート化したり、それら
の膜にビンオールが生じたりするが、最終パッシベーシ
ョン膜17にピンホールが生じたり、それが除去された
りすることがない限り集積回路全体としては問題になら
ない。
オシリケード化または?ロシリケート化したり、それら
の膜にビンオールが生じたりするが、最終パッシベーシ
ョン膜17にピンホールが生じたり、それが除去された
りすることがない限り集積回路全体としては問題になら
ない。
第8図は本発明の第2の実施の態様による半導体集積回
路内抵抗の抵抗値調整方法を説明するための平面図であ
る。第8図に示すように、第4図に示した多結晶シリコ
ン抵抗体11上のレーザ照射領域24Aの長さを2μm
とし、前に述べたレーデ照射条件で凹ノ9ルス照射し、
つぎにレーザ照射領域を2μm移動させて、レーザ照射
領域24Bにカ・ソルス照射する。これを順次繰返すこ
とにより、抵抗値は段階的に低下した。すなわち、第゛
9図に示すように、照射回数(各レーデ照射領域で■・
母ルス照射するこ止を1回として)とともに、初期値的
60にΩであったものが約3.8にΩずつ低下し、照射
回数7回で33 kΩまで低下した。この時の照射領域
の延長さは14μmである。
路内抵抗の抵抗値調整方法を説明するための平面図であ
る。第8図に示すように、第4図に示した多結晶シリコ
ン抵抗体11上のレーザ照射領域24Aの長さを2μm
とし、前に述べたレーデ照射条件で凹ノ9ルス照射し、
つぎにレーザ照射領域を2μm移動させて、レーザ照射
領域24Bにカ・ソルス照射する。これを順次繰返すこ
とにより、抵抗値は段階的に低下した。すなわち、第゛
9図に示すように、照射回数(各レーデ照射領域で■・
母ルス照射するこ止を1回として)とともに、初期値的
60にΩであったものが約3.8にΩずつ低下し、照射
回数7回で33 kΩまで低下した。この時の照射領域
の延長さは14μmである。
また、多結晶シリコン抵抗体11上に設けられた、その
多結晶シリコン抵抗体にドープされた不純物とは異なる
不純物がドープされた島状の多結晶シリコン層14上で
、第8図で説明した手順で各レーデ照射領域を7Q z
fルスずつ照射することにより、抵抗値は段階的に増大
した。すなわち第4図(あるいは第8図)に示した多結
晶シリコン抵抗体に対して照射位置を選択することによ
り、初期抵抗値を増大させることも低減させることも任
意に行なうことができる。
多結晶シリコン抵抗体にドープされた不純物とは異なる
不純物がドープされた島状の多結晶シリコン層14上で
、第8図で説明した手順で各レーデ照射領域を7Q z
fルスずつ照射することにより、抵抗値は段階的に増大
した。すなわち第4図(あるいは第8図)に示した多結
晶シリコン抵抗体に対して照射位置を選択することによ
り、初期抵抗値を増大させることも低減させることも任
意に行なうことができる。
さらに、本実施例では、第5図に示した光学系によりレ
ーデ照射する場合について説明して来たが、通常のレー
ザ加工と同様に円形スポットに集光して、同一箇所K
50 /4ルス、あるいは70ハルス照射した後、照射
位置を移動−させ、さらにレーデ照射する手順を繰り返
えすことにより、全く同じ効果が得られることは明らか
で゛ある。
ーデ照射する場合について説明して来たが、通常のレー
ザ加工と同様に円形スポットに集光して、同一箇所K
50 /4ルス、あるいは70ハルス照射した後、照射
位置を移動−させ、さらにレーデ照射する手順を繰り返
えすことにより、全く同じ効果が得られることは明らか
で゛ある。
以上説明した通り、本発明によれば、半導体集積回路内
の抵抗体の抵抗値をd’ツシベーション膜に損傷を与え
ることなしに任意に増大あるいは低下させることができ
、高性能、高信頼性の半導体集積回路を高歩留りに製造
できるという効果が得られる。
の抵抗体の抵抗値をd’ツシベーション膜に損傷を与え
ることなしに任意に増大あるいは低下させることができ
、高性能、高信頼性の半導体集積回路を高歩留りに製造
できるという効果が得られる。
第1図から第3図までは従来の三つの異った半導体集積
回路内抵抗体の抵抗値調整方法を説明するための斜視図
、第4図(a)およびfbJは本発明の抵抗値調整方法
を適用するための、半導体集積回路上に形成された抵抗
体のそれぞれ平面図および断面図、第5図は本発明によ
る抵抗値調整方法を実施するためのレーザ光学系の斜視
図、第6図および第7図はそれぞれ抵抗体とは反対導電
型の領域および同一導電型の領域をレーデ・ビームで照
射したときの照射パルス数と抵抗体の抵抗値の関係を示
すダイヤグラム、第8図は本発明の他の一つの実施の態
様による抵抗値調整方法を説明するための平面図、第9
図は第8図に示す実施の態様における照射回数と抵抗体
の抵抗値の関係を示すダイヤグラムである。 l・・・si基板、2・・・5i02膜、11・・・n
型多結晶シリコン抵抗体、1.2A 、12B 、、、
電極、13 、15−5i02膜、14・・・p型多結
晶シリコン層、16・・・燐がラス膜、17・・・最終
ハッシペーションII!、21・・・レーf’光、22
・・・可変スリット、n・・・対物レンズ、24A、2
4B・・・レーザ照射領域。 代理人 弁理士 秋 本 正 実 第1凶 第2凶 第3凶 乙 第4凶 (a) (b) 第5凶 第6凶 ρC輌ハ・ルスΦ気 第70 閂射ハ1ルス歓
回路内抵抗体の抵抗値調整方法を説明するための斜視図
、第4図(a)およびfbJは本発明の抵抗値調整方法
を適用するための、半導体集積回路上に形成された抵抗
体のそれぞれ平面図および断面図、第5図は本発明によ
る抵抗値調整方法を実施するためのレーザ光学系の斜視
図、第6図および第7図はそれぞれ抵抗体とは反対導電
型の領域および同一導電型の領域をレーデ・ビームで照
射したときの照射パルス数と抵抗体の抵抗値の関係を示
すダイヤグラム、第8図は本発明の他の一つの実施の態
様による抵抗値調整方法を説明するための平面図、第9
図は第8図に示す実施の態様における照射回数と抵抗体
の抵抗値の関係を示すダイヤグラムである。 l・・・si基板、2・・・5i02膜、11・・・n
型多結晶シリコン抵抗体、1.2A 、12B 、、、
電極、13 、15−5i02膜、14・・・p型多結
晶シリコン層、16・・・燐がラス膜、17・・・最終
ハッシペーションII!、21・・・レーf’光、22
・・・可変スリット、n・・・対物レンズ、24A、2
4B・・・レーザ照射領域。 代理人 弁理士 秋 本 正 実 第1凶 第2凶 第3凶 乙 第4凶 (a) (b) 第5凶 第6凶 ρC輌ハ・ルスΦ気 第70 閂射ハ1ルス歓
Claims (1)
- 【特許請求の範囲】 1、半導体集積回路内に形成され、第1導電型の不純物
が所定の価に近い濃度にドープされ、/IPツシペーシ
ョ/膜で被覆されている多結晶シリコ/抵抗体の近傍に
第1導電型の不純物を含む膜および上記第1導電型とは
反対の第2導電型の不純物を含む膜を設けておき、上記
パッシベーション膜を通して、上記抵抗体の抵抗値を低
下させたいときは上記第1導電型の不純物を含む膜の所
定の領域を、上記抵抗値を増大させたいときは上記第2
導電型の不純物を含む膜の所定の領域をレーデ・ビーム
で照射し、加熱することによって上記不純物を含む膜か
ら上記抵抗体に向って上記不純物を拡散させ、上記抵抗
値を低下または増大させるととを特徴とする半導体集積
回路内抵抗体の抵抗値調整方法。 2、上記照射が上記抵抗体の一定面積で行なわれ、上記
抵抗体の抵抗値の制御が上記拡散の程度を制御すること
によって行なわれることを特徴とする特許請求の範囲第
1項記載の半導体集積回路内抵抗の抵抗値調整方法。 3、上記不純物の拡散の程度の制御が上記V −デの照
射時間またはパルス数を制御することによって行なわれ
ることを特徴とする特許請求の範囲第2項記載の半導体
集積回路内抵抗の抵抗値調整方法。 4、上記抵抗体の抵抗値の制御がレーデ・ビームで照射
する面積を制御することによって行なわれることを特徴
とする特許請求の範囲第1項記載の半導体集積回路内抵
抗の抵抗値調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116160A JPS609153A (ja) | 1983-06-29 | 1983-06-29 | 半導体集積回路内抵抗体の抵抗値調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116160A JPS609153A (ja) | 1983-06-29 | 1983-06-29 | 半導体集積回路内抵抗体の抵抗値調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609153A true JPS609153A (ja) | 1985-01-18 |
| JPH0426219B2 JPH0426219B2 (ja) | 1992-05-06 |
Family
ID=14680258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116160A Granted JPS609153A (ja) | 1983-06-29 | 1983-06-29 | 半導体集積回路内抵抗体の抵抗値調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085550A (ja) * | 1983-10-17 | 1985-05-15 | Hitachi Ltd | 半導体集積回路の抵抗値調整方法 |
| JPH01296656A (ja) * | 1988-05-25 | 1989-11-30 | Hitachi Ltd | 半導体装置 |
| JP2008159608A (ja) * | 2006-12-20 | 2008-07-10 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法および半導体装置の設計装置 |
| JP2020161644A (ja) * | 2019-03-26 | 2020-10-01 | ラピスセミコンダクタ株式会社 | 電圧クランプ回路及び集積回路。 |
-
1983
- 1983-06-29 JP JP58116160A patent/JPS609153A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085550A (ja) * | 1983-10-17 | 1985-05-15 | Hitachi Ltd | 半導体集積回路の抵抗値調整方法 |
| JPH01296656A (ja) * | 1988-05-25 | 1989-11-30 | Hitachi Ltd | 半導体装置 |
| JP2008159608A (ja) * | 2006-12-20 | 2008-07-10 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法および半導体装置の設計装置 |
| US8319277B2 (en) | 2006-12-20 | 2012-11-27 | Fujitsu Limited | Semiconductor device, method of manufacturing same, and apparatus for designing same |
| JP2020161644A (ja) * | 2019-03-26 | 2020-10-01 | ラピスセミコンダクタ株式会社 | 電圧クランプ回路及び集積回路。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426219B2 (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| JP2001127004A (ja) | レーザ照射装置 | |
| JP2810435B2 (ja) | レーザ加工方法 | |
| JPS609153A (ja) | 半導体集積回路内抵抗体の抵抗値調整方法 | |
| KR20020081026A (ko) | 유리기판을 포함하는 전기회로기판과 그 가공방법 및가공장치 | |
| CN118979223B (zh) | 一种CrSi电阻薄膜的制备方法 | |
| JP2524049B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0562924A (ja) | レーザアニール装置 | |
| JPH0512862B2 (ja) | ||
| JP7025817B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH03242966A (ja) | 半導体装置の製造方法 | |
| JPH0318335B2 (ja) | ||
| JPS61102723A (ja) | 半導体装置の製造方法 | |
| JP3198579B2 (ja) | 半導体デバイスにおける抵抗調整方法 | |
| JPH05206242A (ja) | 半導体ウエハーのボイド検出装置 | |
| JP2989831B2 (ja) | 半導体装置の製造方法 | |
| JP3294474B2 (ja) | 太陽電池セル、太陽電池モジュールおよび太陽電池セルの製造方法 | |
| JPS628012B2 (ja) | ||
| JPS6245701B2 (ja) | ||
| JPS5833703B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH09307066A (ja) | 半導体装置の製造方法 | |
| JPH0748496B2 (ja) | レーザ利用配線形成方法 | |
| JPS6342406B2 (ja) | ||
| JPS5837919A (ja) | 半導体装置の製造方法 |