JPS6182439A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6182439A
JPS6182439A JP59204260A JP20426084A JPS6182439A JP S6182439 A JPS6182439 A JP S6182439A JP 59204260 A JP59204260 A JP 59204260A JP 20426084 A JP20426084 A JP 20426084A JP S6182439 A JPS6182439 A JP S6182439A
Authority
JP
Japan
Prior art keywords
pellet
leads
bonding wire
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59204260A
Other languages
English (en)
Inventor
Masahiro Karuishi
軽石　雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP59204260A priority Critical patent/JPS6182439A/ja
Publication of JPS6182439A publication Critical patent/JPS6182439A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特（＝ペレットとインナーリード間が長ルー
プのポンディングワイヤで７１Ｍされた半導体装置に関
する。
〔発明の技術的背景とその問題点〕
従来，半導体装置として第３図に示すものが知られてい
る。
図中の１は、ベッド部２上にペースト層３を介して設け
られたペレットである。このペレット１の周囲には、イ
ンナーリード４・・・及びこれらに接続したアウターリ
ード５が設（すられている。前記ペレット１の上面のポ
ンディングパッド部（図示せず）とインナーリード４は
、複数の長ループのボンディングワイヤ６・・・で接続
されている。前記ペレット１、ボンディングワイヤ６・
・・及びインナーリード４・・・は、モールド樹脂層７
により封止されている。
しかしながら、第１図の半導体装置によれば、ボンディ
ングワイヤ６・・・が長いため、ポンディング時にボン
デイングワイヤ（・・・が流れたり、該ワイヤｔ・・・
がインナーリード４の下１；垂れ、アンダーループ等が
生じ易い。その結果、ボンディングワイヤ〆・・・とイ
ンナーリード４間又はボンディングワイヤど・・・とべ
レット１の角部間で短絡を起こし易い。なお、ベレット
１とインナーリード４間が６ｕ以上になると、アンダー
ループの可能性が９０チ以上となる。
また、従来他の半導体装置として、インナーリードのズ
レ防止のため、ペレットの周囲でかつインナーリードに
対して直交１°るようにポリイミド系テープで固定した
構造のものが知られているが、第３図の半導体装置と同
様の問題点を有している。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、ボンディン
グ時のボンディングワイヤの流れや垂れを阻止し、ボン
ディングワイヤとインナーリード間及びボンディングワ
イヤとベンツとの角部間の短絡を阻止し得る卒厚体装置
を提供することを目的とする。
〔発明のａ要〕
本発明は、インナーリードの下部【：、絶縁テープを該
インナーリードの先端からベッド部の方向に突出するよ
うζ二股けることによって、主として長ループのボンデ
ィングワイヤがインナ！Ｊ　　）’の高さより低く垂れ
さがることを防止し、もって上記短絡の叩上を図ったこ
とを骨子とする。
〔発明の実施例ゴ 以下、本発明の一実施例を第１図及び第２図を参照して
説明する、 図中の１１は、ベッド部１２の上にペースト層１３を介
して設けられたベレットである。このペレット１〕の周
囲には、複数のインナーリード１４・・・及びこれらに
接続したアウターリード１５・・・が設置すられている
。前５己ペンツト１）の上面のポンディングパッド部（
図示せず）とインナーリード１４・・・は、複数の長ル
ープのボンディングワイヤ１６・・・で接続されている
。前記インナーリード１４・・・の下部には、表面に接
着性樹脂を塗布した例えばポリイミドからなる絶縁テー
プ１７が前記ベッド部１２の方向に突出して設けられて
いる。ここで、絶縁テープ１７のベッド部１２方向への
突出量（はみ志し量）は、インナーシード１４とベッド
６１２間の距離（Ｌ）の３０〜７　、Ｏ％程度とする。
具体的ζ二は、Ｌ＝５Ｍの場合、１．５〜３．５−はみ
出させる。なお、はみ出し量がＬの３０１禾満の場合、
ボンディングワイヤの争れ下がった部分を絶縁テープで
保持できない恐れがある。逆に、はみ出し量がＬの７０
％を越える場合、後記モールド樹脂の形成時にペレノ）
　１１４’上付近（ゲートの逆）に未填点が発生して素
子特性を劣化する恐れがある。削１記ペレットｌノ、ボ
ンディングワイヤ１６°・°及び１°ンナーリード１４
・・・は、モールド樹脂層１８・に封止されている。
しかして、本発明によれば、インナーシード１４・・・
の下部ζ：、表面ｆ：接長者樹脂を塗布した絶縁テープ
１７をインナーリード１４の先端からベッド部１２の方
向にインナーリード１４とベッド６１２間の距離（Ｌ）
の３０〜７０％程度はみ出Ｔように設けた構造となっ℃
いるため、長ループのポンデイングワイ−ｖ１６の垂れ
下がった部分な絶縁テープＪ７で十分保持でさる。
従って、ボンディングワイヤ１６とこれに対応しないイ
ンナーリード１４・・・間、及びボンディングワイヤ１
６とペレット１１の角部間で短絡することを防止できる
。
なお、上記実施例では、絶縁テープの材質としてポリイ
ミドを用いたが、これに限定されるものではない。
〔発明の効果〕
以上詳述した如く本発明ｊ二よれば、ボンディングワイ
ヤの流れ士垂、れを阻止し、ボンディングワイヤと所定
のインナーリード間、及びボンディングワイヤとベレッ
トの角部間の短絡を阻止し得る昼信頼性の半導体装置を
提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る半導体装置の断面図、
第２図は第１図の部分的な平面図、第３図は従来の半導
体装置の断面図である。 １ノ・・・ベレット、１２・−・ベッド部、１４・・・
インナーリード、１５・・・アウターリード、１６・・
・ボンディングワイヤ、１７・・・絶縁テープ、ノ８・
・・モールド樹脂層。 圧願人代理人　弁理士　　鈴　　江　　武　　彦第　１
！′ｉ！ｌ 第　２　図

Claims (2)

    【特許請求の範囲】
  1. （１）ベッド部の上に設けられたペレットと、このペレ
    ットの周囲に設けられた複数のインナーリードと、前記
    ペレットとインナーリード間に設けられたボンディング
    ワイヤと、前記インナーリードの下部に該インナーリー
    ドの先端から前記ベッド部の方向に突出して設けられた
    絶縁テープと、前記ペレットを封止する樹脂層とを具備
    することを特徴とする半導体装置。
  2. （２）絶縁テープがポリイミドからなることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。
JP59204260A 1984-09-29 1984-09-29 半導体装置 Pending JPS6182439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204260A JPS6182439A (ja) 1984-09-29 1984-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204260A JPS6182439A (ja) 1984-09-29 1984-09-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS6182439A true JPS6182439A (ja) 1986-04-26

Family

ID=16487513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204260A Pending JPS6182439A (ja) 1984-09-29 1984-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6182439A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072280A (en) * 1989-10-23 1991-12-10 Nec Corporation Resin sealed semiconductor device
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
EP1017099A3 (en) * 1998-12-31 2002-10-23 Texas Instruments Incorporated Improvements in or relating to semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072280A (en) * 1989-10-23 1991-12-10 Nec Corporation Resin sealed semiconductor device
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
EP1017099A3 (en) * 1998-12-31 2002-10-23 Texas Instruments Incorporated Improvements in or relating to semiconductor devices

Similar Documents

Publication Publication Date Title
US5327008A (en) Semiconductor device having universal low-stress die support and method for making the same
US5121300A (en) Lead frame and electronic device employing the same
JPS6182439A (ja) 半導体装置
JPH05211262A (ja) 樹脂封止型半導体装置
JPH0411761A (ja) 樹脂封止型半導体装置
JPS6223097Y2 (ja)
JPS5812736B2 (ja) ジユシフウシガタハンドウタイソウチ
JP2576678B2 (ja) 半導体装置用リードフレーム
JPS60127747A (ja) 樹脂封止型半導体装置
JPS61292945A (ja) 半導体装置の製造方法
US4918512A (en) Semiconductor package having an outwardly arced die cavity
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04207062A (ja) 半導体装置
JPS5662350A (en) Semiconductor device for memory
JPH02202042A (ja) 樹脂封止型半導体装置
JPS61236144A (ja) レジンモ−ルド型半導体装置
JPH0461258A (ja) 半導体集積回路装置
JPH07221258A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JPH04261056A (ja) 半導体装置用リ−ドフレ−ム
JPS58182859A (ja) 半導体装置用リ−ドフレ−ム
JPS60226152A (ja) リ−ドフレ−ム
JPS6310534A (ja) 集積回路装置リ−ドフレ−ム
JPH05243478A (ja) 樹脂封止形半導体装置用リードフレーム