JPS6189656A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6189656A JPS6189656A JP59211848A JP21184884A JPS6189656A JP S6189656 A JPS6189656 A JP S6189656A JP 59211848 A JP59211848 A JP 59211848A JP 21184884 A JP21184884 A JP 21184884A JP S6189656 A JPS6189656 A JP S6189656A
- Authority
- JP
- Japan
- Prior art keywords
- sog
- bonding pad
- film
- groove
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スピンコート型シリカフィルムによる平坦化
を施した集１３’ｊ回路において、ボンディングパッド
上に塗布され１こシリカフィルムからのクラック発生防
止に関するものである。
を施した集１３’ｊ回路において、ボンディングパッド
上に塗布され１こシリカフィルムからのクラック発生防
止に関するものである。
半導体集積回路において、層間絶縁膜を平坦化し、その
上層に形成するアルミ配線の断１′尿や短絡を防ぐこと
は重要であり、その平坦化技術としてシリカフィルムを
スピンコートする方法（以下ＳＯＧと略す）は公知であ
る。ρ・かるＳ ＯＧを用いて、集積回路の平坦化を行
なつ１こ例を第１図［１こ示す。縞１図において、１１
は下層アルミ配線、１２は上層アルミ配線、１６はＳ
Ｕ Ｇ、１４はＰＳＧ膜である。
上層に形成するアルミ配線の断１′尿や短絡を防ぐこと
は重要であり、その平坦化技術としてシリカフィルムを
スピンコートする方法（以下ＳＯＧと略す）は公知であ
る。ρ・かるＳ ＯＧを用いて、集積回路の平坦化を行
なつ１こ例を第１図［１こ示す。縞１図において、１１
は下層アルミ配線、１２は上層アルミ配線、１６はＳ
Ｕ Ｇ、１４はＰＳＧ膜である。
しかしながら、平坦化時にＳＯＧがアルミ上に残ってし
まうと、その後の１５０℃〜３００ ’Ｇ ；住度の熱
処理によって、アルミとＳＯＧの１芯力のため・ｌ′こ
アルミ上層こ、°シった５（ＪＧからクラックか入って
し！５゜現在の半導体集積回路のナツプにおいて、チッ
プ中心部のパターンは、アクティブ段差、７、イリンリ
段差、第１層アルミ段差によって凹凸が、改しく、上７
′・３つの平坦化を行なった場合、段差を埋めるように
ＳＯＧが流れ込むため、アルミ配線上に、Ｓ ＯＧ ＆
Ｓ残らない。しかしチップ中心部を十分に平坦化する条
件でＳＵＧを塗布すると、チップ周辺部の比較的平坦な
部分にあるボンディングパッド上のアルミにＳＯＧが残
ってしまい、その後の熱処理によって、そこからクラッ
クが入ってしまうという問題があった。
まうと、その後の１５０℃〜３００ ’Ｇ ；住度の熱
処理によって、アルミとＳＯＧの１芯力のため・ｌ′こ
アルミ上層こ、°シった５（ＪＧからクラックか入って
し！５゜現在の半導体集積回路のナツプにおいて、チッ
プ中心部のパターンは、アクティブ段差、７、イリンリ
段差、第１層アルミ段差によって凹凸が、改しく、上７
′・３つの平坦化を行なった場合、段差を埋めるように
ＳＯＧが流れ込むため、アルミ配線上に、Ｓ ＯＧ ＆
Ｓ残らない。しかしチップ中心部を十分に平坦化する条
件でＳＵＧを塗布すると、チップ周辺部の比較的平坦な
部分にあるボンディングパッド上のアルミにＳＯＧが残
ってしまい、その後の熱処理によって、そこからクラッ
クが入ってしまうという問題があった。
そこで本発明の目的は、凹凸の激しい部分の平用［ヒな
十分１′こ行ない且つ、最初から平坦であるボンディン
グパッド上にＳＯＧを残さず、その後の熱処理：ｔこよ
るクラック発生を防止した半導体集積回路を提供するも
のである。
十分１′こ行ない且つ、最初から平坦であるボンディン
グパッド上にＳＯＧを残さず、その後の熱処理：ｔこよ
るクラック発生を防止した半導体集積回路を提供するも
のである。
口問題点を群決するための手段〕
不発明の特２は、ボンディングバノド周辺全部又：工太
１ル分において、基板エツチング、もしくはアクティブ
領域形成時にできる段差、もしく：工、下、＋・＆シリ
コン酸化膜が他の部分より薄いこと・：こよって溝を設
けることである。
１ル分において、基板エツチング、もしくはアクティブ
領域形成時にできる段差、もしく：工、下、＋・＆シリ
コン酸化膜が他の部分より薄いこと・：こよって溝を設
けることである。
こうすることにより、ＳＵＧ塗布時に、このｉＪへＳＯ
Ｇが流れ込みボンディングパッド上に浅ろことはなく、
その後の熱処理工程でクランクが入ることはない。
Ｇが流れ込みボンディングパッド上に浅ろことはなく、
その後の熱処理工程でクランクが入ることはない。
かかる方法の実施例を第２図、第３図、第４凶、第５図
に示す。第２図は基板シリコンをエツチングし溝を設け
た場合の断面図で、２１はシリコン基板、２２はフィー
ルド酸化膜、２６はＰＳＧＩ臭、２４はＳＯＧ膜、２５
はアルミボンディングパッドである。
に示す。第２図は基板シリコンをエツチングし溝を設け
た場合の断面図で、２１はシリコン基板、２２はフィー
ルド酸化膜、２６はＰＳＧＩ臭、２４はＳＯＧ膜、２５
はアルミボンディングパッドである。
第３図は、アクティブ領域形成時にシリコン窒化１１草
を酸化マスクとし、シリコンを熱酸化した場合にできる
段差（以下Ｌ（ＪＣＯ８法と略す）によって溝を設けた
場合の断面図で、６１はシリコン基板６２はフィールド
酸化膜、６６はＰＳＧ膜、３４＆工ＳＯＧ、３５＆エア
ルミポンデイングパツドである。
を酸化マスクとし、シリコンを熱酸化した場合にできる
段差（以下Ｌ（ＪＣＯ８法と略す）によって溝を設けた
場合の断面図で、６１はシリコン基板６２はフィールド
酸化膜、６６はＰＳＧ膜、３４＆工ＳＯＧ、３５＆エア
ルミポンデイングパツドである。
、 第４図に、下層シリコン酸化膜をエツチング
し溝を設けた場合の断面図である。４１はシリコン基：
反、４２はフィールド酸化膜、４６はｐ Ｓ’ｌＯ膜、
４４はＳＯＧ膜、４５はアルミボンディングパッドであ
る。いずれの方法も溝にＳＯＧが流れ込み、アルミボン
ディングパッド上にＳＯＧが残ることはない。
し溝を設けた場合の断面図である。４１はシリコン基：
反、４２はフィールド酸化膜、４６はｐ Ｓ’ｌＯ膜、
４４はＳＯＧ膜、４５はアルミボンディングパッドであ
る。いずれの方法も溝にＳＯＧが流れ込み、アルミボン
ディングパッド上にＳＯＧが残ることはない。
第５図は、バンド周辺に溝を設け１こ場合の上面図で、
５１はアルミボンディングパッド、５２は溝である。
５１はアルミボンディングパッド、５２は溝である。
覚明の効果〕
以上の説明で明らかなように、本発明によればアルミ上
に残ったＳＯＧからクラックが入ることなく平坦化が可
能となり、多層配ね集積回路などへ応用すれば、その効
果は甚大である。
に残ったＳＯＧからクラックが入ることなく平坦化が可
能となり、多層配ね集積回路などへ応用すれば、その効
果は甚大である。
図面のｆ’ｉｉ’ｌ単な説明
第１図は、従来のＳＯＧによる平坦化法の断面図、第２
図シエ、本発明によるシリコン基板エツチングでｉｉ”
Ｆを設けた場合の断面図、第３図は、本発明によるＬＯ
ＣＯＳ法でコ１′Ｇを設けた場合の断面図、第４図は、
本発明による下層シリコン酸化膜エツチングで溝を設け
た場合の断面図、槍５図は、本発明を実施した場合のボ
ンディングバンド周辺の上面（２）である。
図シエ、本発明によるシリコン基板エツチングでｉｉ”
Ｆを設けた場合の断面図、第３図は、本発明によるＬＯ
ＣＯＳ法でコ１′Ｇを設けた場合の断面図、第４図は、
本発明による下層シリコン酸化膜エツチングで溝を設け
た場合の断面図、槍５図は、本発明を実施した場合のボ
ンディングバンド周辺の上面（２）である。
・１１・・・・・・下層アルミ配線、
１２・・・・・・上層アルミ配線、
１６．２６．６６．４６・・・・・・ＰＳＧ膜、１４．
２４．６４．４４・・・・・・ＳＯＧ膜、２Ｌ ３１
．４１・・・・・・シリコン基板、２２．３２．４２・
・・・・・フィールド酸化膜、２５．３５．４５．５１
・・・・・アルミボンディングパッド、 ５２・・・・・・溝。
２４．６４．４４・・・・・・ＳＯＧ膜、２Ｌ ３１
．４１・・・・・・シリコン基板、２２．３２．４２・
・・・・・フィールド酸化膜、２５．３５．４５．５１
・・・・・アルミボンディングパッド、 ５２・・・・・・溝。
特許出願人 シチズン時計昧式会社
第１図
第２図
２３二 ＰＳ（４
２４：５ＯＧ
−２５−７ルミノマツド
第３図
第４８
Claims (4)
- （１）スピンコート型シリカフィルムによる平坦化をほ
どこした半導体集積回路において、ボンディングパッド
周辺全部又は大部分に溝を有することを特徴とする半導
体集積回路。 - （２）ボンディングパッド周辺全部又は大部分に施した
溝は基板をエッチングすることにより形成したことを特
徴とする特許請求の範囲第１項記載の半導体集積回路。 - （３）ボンディングパッド周辺全部又は大部分に施した
溝は、ＬＯＣＯＳ法により形成した段差であることを特
徴とする特許請求の範囲第１項記載の半導体集積回路。 - （４）ボンディングパッド周辺全部又は大部分に施した
溝は、下層シリコン酸化膜をエッチングすることにより
形成した溝であることを特徴とする特許請求の範囲第１
項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211848A JPS6189656A (ja) | 1984-10-09 | 1984-10-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211848A JPS6189656A (ja) | 1984-10-09 | 1984-10-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189656A true JPS6189656A (ja) | 1986-05-07 |
Family
ID=16612589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211848A Pending JPS6189656A (ja) | 1984-10-09 | 1984-10-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100570239B1 (ko) * | 1997-02-27 | 2006-07-25 | 산요덴키가부시키가이샤 | 반도체장치및반도체장치의제조방법 |
-
1984
- 1984-10-09 JP JP59211848A patent/JPS6189656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100570239B1 (ko) * | 1997-02-27 | 2006-07-25 | 산요덴키가부시키가이샤 | 반도체장치및반도체장치의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5885857A (en) | Semiconductor chip capable of suppressing cracks in the insulating layer | |
| JPS6248892B2 (ja) | ||
| US7112881B2 (en) | Semiconductor device | |
| JPS6189656A (ja) | 半導体集積回路 | |
| JP4352579B2 (ja) | 半導体チップ及びその製造方法 | |
| JPH10335460A (ja) | 半導体装置及びその製造方法 | |
| JPS6164147A (ja) | 半導体装置 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JPS61287245A (ja) | 多層配線法 | |
| JP3296270B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS6313346B2 (ja) | ||
| JP2580324B2 (ja) | 半導体装置 | |
| JPS6151863A (ja) | 半導体装置 | |
| JPH0244145B2 (ja) | ||
| JPS61125152A (ja) | 半導体装置の製造方法 | |
| JPS58219741A (ja) | 半導体装置 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH0226039A (ja) | 半導体装置 | |
| JPS5943735Y2 (ja) | 半導体装置 | |
| JPH0334323A (ja) | 半導体装置の製造方法 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JPH0432232A (ja) | 半導体装置の製造方法 |