JPS62133733A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に半導体集積回
路装置の素子間分離構造に関する。

（］従来の技術′［ 半導体集積回路の高集積化を進める上で、素子自体の微
細化に加え、昨今では素子間分離領域の縮少が必要とさ
れている。このため、例えはＭ　（’）Ｓ（金属−酸化
膜−半導体）型半導体集積回路装置では、素子間分敲法
として、従来の選択酸化法に代って、半導体基板表面上
の素子分離領域に四部を形成し、該凹部内をシリコン膜
あるいは絶縁膜で埋める、いわゆる溝分離法が検討され
ている。

（′発明が解決しようとする問題点１ 上述した溝分離法においては形成された講を完全に埋設
し、かつ埋設後の表面平坦性を確保することか重要であ
る。このため、講を埋める方法として従来は、化学気相
成長（ｒ’　ｖ　ｒ）＞法等を用いて、シリコン膜ない
しＳ、０□膜等を堆積して講内を埋めていた。−１１記
の方法は、形成される溝の幅及び形状か集Ｍ回路装置内
てｍ−である場合には有効であるか、一般的に、半導体
集積回路装置内に形成される素子分離領域は、素子を配
置するにあたって単一の溝幅のみを用いて形成すること
は困難である。このため、上記の材料を用いる場合には
、溝幅の広い部分と狭い部分とで、第３Ｎに示すように
埋設後の形状か異なり、表面の平坦性を得るには溝幅の
広い部分４ａＪ二をフォトレジスト膜等によってマスク
する等の複雑な１−程を追加する必要か生［、る。この
点を改善する方法として、溝内を埋める材料として、リ
ンガラス（ＦＩ　Ｓ　Ｇ　）膜、ポロン・リンガラス（
Ｂ　Ｐ　Ｓ　Ｇ　）膜等の溶融性絶縁膜を用いることか
考えられる。しかし、この場合は、溝内に埋設された前
記溶融性絶縁膜中に含まれている不純物か、分離構造形
成後の熱工程で汚染源となり、素子特性を劣化させる原
因となる可能性かあった。

本発明の目的は、溝幅の異なる形状を有する半導体集積
回路装置の溝分離法において、特別なフォｌリックラフ
イエ程を追加することなく、かつ溝内に埋設した溶融性
絶縁膜からの不純物汚染のない溝分離構造を有する高密
度、大規模の半導体集積回路装置を提供することにある
。

１′問題点を解決するためグ）手段′１本発明力半導体
集積回路装置は、半導体基板表面上に所定へ°ターンの
講を有し、該溝内か２種類以−１−の異なる誘電体材料
で満されて構成される溝分離構造を打している。

なお、溝内を埋める誘電体材料としては、まず溶融性を
有する第１の誘電体を溝内に埋設し、第１の誘電体は半
導体基板表面より低く溝内のみに残存させ、その後第２
の誘電体として二酸化シリコン膜を埋設することにより
好ましい構造とすることができる。

１実施例１ 次に、本発明の実施例について図面を参照して説明する
。第２図（ａ）〜（ｇ＞は、本発明の一実施例の製造方
法を説明するために工程順に示した半導体集積回路素子
の断面図である。

まず、第２図（ａ＞に示すように、シリコン基板１を熱
酸化し、基板表面−にに５１０２膜２を形成した後、通
常の〕才ｌ・リソグラフィによりフオ１〜レジスＩ−３
をパターニングする。

次に、第２図（１））に示すように、通常の反応性イオ
ンエッチ（Ｒ，Ｔ　Ｅ　）により、前記のレジストパタ
ーン３をマスクに５１０２膜２を除去する。次いでフォ
トレジスト膜を除去した後、Ｓ、０２膜２をマスクにシ
リコン基板表面に講１１を形成する。

次に、第２図（ｃ）に示すように、マスクとして用いた
Ｓｌ　ｆ）２膜２を除去した後、再ひ熱酸化を行ない、
基板表面及び清内面に５ＩＯ２膜２を形成した後、溝１
１内及び基板表面−ににＣＶ　Ｄ法により溶融性絶縁膜
５を堆積し、熱処理を行なって、基板表面がほぼ平坦と
なるように前記絶縁膜５を溶融する。

次に、第２図（ｄ）に示すように、絶縁膜５を選択的に
エツチングし、絶縁膜５の表面かシリコン基板の表面よ
りも低く、かつ溝内に残るように除去する１、なおシリ
コン基板表面と埋設した絶縁膜との差は後に付着する第
２の誘電体により溶融性絶縁膜５まりめ不純物による汚
染が防げる程度が必要である。

次に、第２図（（ｔ）に示すように、該基板上にＣ，Ｖ
　Ｄ法によりＳＩＯ□膜６を堆積する。しかるとき＝５
− は幅のことなる講は溶融性絶縁膜５により、大部分か埋
設されているのでＳ、０□膜の表面は略々と平坦となる
。

次に、第２１’ｌｌ　（ｆ　）に示すように、通常のＲ
ＩＥ等により、前記ｃ　Ｖ　ｌ）　ｓ、ｎ２１模６をシ
リコン基板表面か露出し、かつ溝内に（’　Ｖ　Ｄ　５
Ｉ０２膜か残存するように除去する。

次に、第２図（ｇ＞に示す如く、通常の工程に上りケー
ト電極７及び拡散層８等を形成し、最終的に第１図に示
したような半導体集積回路装置か形成される、 ［発明の効果、１ 以上説明したように、本発明は半導体集積回路装置にお
いて必要とされている素子分離領域の微細化において、
溝幅の興なる形状を有する場合においても、溝内を２種
類以上の異なる誘電体材料により埋設することｔこより
、特別な）才）・リングラフィ１−程を追加することな
く、かつ溝内に埋設した溶融性絶縁膜かちの不純物汚染
のない溝分離構造が得られ、高密度、大規模の半導体集
積回路装置を提供できる。

１イ１曲の簡単な説明 第１１゛イ１は本イｌｊ　ＩＩＪＩ　ｃｉ）一実施例の
断面図、第２図（ａ）〜（ｇ＞は本発明の−・実施例の
製造方法を説明するために「程順に示した断面図、第３
図はｂ℃東の７Ｍ分分離横力一例の断面図である。

トシリ：１ン帖板、２・・−酸１ヒシリコン１模、３・
・）４１〜トシスト、／１．４ａ、４１−＋　　・分離
溝、５・・・溶融ｆ１”絶縁膜、６・（：　Ｖ　Ｉ）Ｓ
、＋１２膜、７・・多結晶シリコン膜、８・・拡散層、
０・・層間膜、１０・Ａｅ。

代理人　弁理１丁　内　原　　音 消ｆ　図 第３図 佑２区

Claims (2)

【特許請求の範囲】
1. （１）半導体基板表面上に所定パターンの溝を有し、該
   溝内が２種類以上の異なる誘電体材料で満されているこ
   とを特徴とする半導体集積回路装置。
2. （２）溝内を埋める誘電体材料として、まず、溶融性を
   有する第１の誘電体を溝内に埋設し、その後第２の誘電
   体として二酸化シリコン膜を埋設した特許請求の範囲第
   （１）項記載の半導体集積回路装置。