JPS6214148B2 - - Google Patents
Info
- Publication number
- JPS6214148B2 JPS6214148B2 JP53162445A JP16244578A JPS6214148B2 JP S6214148 B2 JPS6214148 B2 JP S6214148B2 JP 53162445 A JP53162445 A JP 53162445A JP 16244578 A JP16244578 A JP 16244578A JP S6214148 B2 JPS6214148 B2 JP S6214148B2
- Authority
- JP
- Japan
- Prior art keywords
- flop
- phase
- pulse
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 230000001960 triggered effect Effects 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は時分割多重通信系のクロツク供給装置
における位相制御発振器の障害検出回路に関す
る。
における位相制御発振器の障害検出回路に関す
る。
時分割多重通信網においては、各種通信装置の
タイミングの基準となるマスタクロツクなるもの
を設け、子局に対しそのマスタクロツクを分配
し、子局に於てそのマスタクロツクに従属して全
ての通信装置のビツト同期をとる。このような通
信網においてマスタクロツクを子局へ分配した場
合、伝送中にジツタが加わるので、子局において
は受信したマスタクロツクをそのまま使うことは
できない。そこで子局のクロツク供給装置のマス
タクロツク受信部には位相制御発振器を設け、受
信したクロツクのジツタを抑圧した後、各通信装
置へクロツクを供給する。
タイミングの基準となるマスタクロツクなるもの
を設け、子局に対しそのマスタクロツクを分配
し、子局に於てそのマスタクロツクに従属して全
ての通信装置のビツト同期をとる。このような通
信網においてマスタクロツクを子局へ分配した場
合、伝送中にジツタが加わるので、子局において
は受信したマスタクロツクをそのまま使うことは
できない。そこで子局のクロツク供給装置のマス
タクロツク受信部には位相制御発振器を設け、受
信したクロツクのジツタを抑圧した後、各通信装
置へクロツクを供給する。
このようなクロツク供給装置において１つの位
相制御発振器が故障すると、クロツク周波数がマ
スタクロツクのそれとずれたり、断となつたりす
るため、その供給を受けている全ての通信装置の
動作が異常となり、通信不能となる。したがつ
て、位相制御発振器が故障した場合はそれを検出
して、直ちに故障箇所を明らかにする必要があ
る。
相制御発振器が故障すると、クロツク周波数がマ
スタクロツクのそれとずれたり、断となつたりす
るため、その供給を受けている全ての通信装置の
動作が異常となり、通信不能となる。したがつ
て、位相制御発振器が故障した場合はそれを検出
して、直ちに故障箇所を明らかにする必要があ
る。
従来用いられていた位相制御発振器の障害検出
回路としては以下に述べる例があげられる。
回路としては以下に述べる例があげられる。
第１図に示すように、位相制御発振器の分周器
１の出力はＤタイプフリツプフロツプのデータ端
子に加えられ、分周器１の入力パルスＡを反転し
たパルスの立上りによつてトリガがかかりフリ
ツプフロツプ５に書き込まれる。このフリツプフ
ロツプの出力パルスＥを分周器２の出力Ｄと共に
エクスクルーシブオア回路６に加える。これらの
パルスのタイミングチヤートを第２図ａに示す。
１の出力はＤタイプフリツプフロツプのデータ端
子に加えられ、分周器１の入力パルスＡを反転し
たパルスの立上りによつてトリガがかかりフリ
ツプフロツプ５に書き込まれる。このフリツプフ
ロツプの出力パルスＥを分周器２の出力Ｄと共に
エクスクルーシブオア回路６に加える。これらの
パルスのタイミングチヤートを第２図ａに示す。
第２図ａ，ｂにおける，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ
のそれぞれのパルス波形は第１図に示す同一信号
の回路の信号を表わしている。第２図ａは位相制
御発振器が正常に動作している場合の各パルスの
時間関係を示し、第２図ｂは位相制御発振器に異
常が生じた場合の各パルスの時間関係を示す。通
常、位相制御発振器は、分周器１の出力パルスｃ
と分周器２の出力パルスＤとの位相差は90゜にな
るよう自動制御がかかつている。一方、フリツプ
フロツプ５の出力パルスＥは分周器１の出力パル
スＣよりも90゜位相が遅れる。したがつて、フリ
ツプフロツプ５の出力パルスＥと分周器２の出力
パルスＤとの位相差は０゜となるため、エクスク
ルーシブオア回路６の出力は論理レベル“０”に
なつている。ここで、位相制御発振器に障害が発
生して、入力パルスＡに対して帰還パルスＢの位
相がずれると、第２図ｂに示すように、フリツプ
フロツプ５の出力パルスＥと分周器２の出力パル
スＤとの位相は一致しなくなるので、エクスクル
ーシブオア回路６の出力は不一致の期間だけ論理
レベル“１”を発生する。この“１”パルスは第
２図ｂ，Ｆに示すようにフリツプフロツプ５の出
力パルスＥと分周器２の出力パルスＤとの位相差
に応じたパルス幅となる。第１図に示すように、
このエクスクルーシブオア回路６の出力パルスＦ
を平滑回路７を通すことにより位相差に応じた直
流電圧が取り出せる。この直流電圧は電圧比較器
によつて基準値と比較され、基準値を越えていれ
ば電圧比較器８より警報が発せられる。
のそれぞれのパルス波形は第１図に示す同一信号
の回路の信号を表わしている。第２図ａは位相制
御発振器が正常に動作している場合の各パルスの
時間関係を示し、第２図ｂは位相制御発振器に異
常が生じた場合の各パルスの時間関係を示す。通
常、位相制御発振器は、分周器１の出力パルスｃ
と分周器２の出力パルスＤとの位相差は90゜にな
るよう自動制御がかかつている。一方、フリツプ
フロツプ５の出力パルスＥは分周器１の出力パル
スＣよりも90゜位相が遅れる。したがつて、フリ
ツプフロツプ５の出力パルスＥと分周器２の出力
パルスＤとの位相差は０゜となるため、エクスク
ルーシブオア回路６の出力は論理レベル“０”に
なつている。ここで、位相制御発振器に障害が発
生して、入力パルスＡに対して帰還パルスＢの位
相がずれると、第２図ｂに示すように、フリツプ
フロツプ５の出力パルスＥと分周器２の出力パル
スＤとの位相は一致しなくなるので、エクスクル
ーシブオア回路６の出力は不一致の期間だけ論理
レベル“１”を発生する。この“１”パルスは第
２図ｂ，Ｆに示すようにフリツプフロツプ５の出
力パルスＥと分周器２の出力パルスＤとの位相差
に応じたパルス幅となる。第１図に示すように、
このエクスクルーシブオア回路６の出力パルスＦ
を平滑回路７を通すことにより位相差に応じた直
流電圧が取り出せる。この直流電圧は電圧比較器
によつて基準値と比較され、基準値を越えていれ
ば電圧比較器８より警報が発せられる。
なお第１図において、DIV、PHASE、
COMP、AMP＆LPF、およびVCOで構成される
回路が位相制御発振器であり、DIVは分周器、
PHASE COMPは位相比較器、AMP＆LPFは直
流増幅器とタイムラグフイルタ、VCOは電圧制
御発振器を示す。第１図における４はインバー
タ、５はエツジトリガ形Ｄタイプフリツプフロツ
プ、６はエクスクルーシブオアゲート、７は平滑
回路、８は電圧比較器を示し、これらの回路より
障害検出回路が構成されている。
COMP、AMP＆LPF、およびVCOで構成される
回路が位相制御発振器であり、DIVは分周器、
PHASE COMPは位相比較器、AMP＆LPFは直
流増幅器とタイムラグフイルタ、VCOは電圧制
御発振器を示す。第１図における４はインバー
タ、５はエツジトリガ形Ｄタイプフリツプフロツ
プ、６はエクスクルーシブオアゲート、７は平滑
回路、８は電圧比較器を示し、これらの回路より
障害検出回路が構成されている。
以上のように、第１図の回路では入力パルスと
帰還パルスの位相差に応じた直流電圧が得られる
ため、位相差の限界値を任意に定めることができ
る。しかし、平滑回路や電圧比較器等のアナログ
回路を必要とするため回路構成が複雑となる。障
害検出回路としては信頼性や経済性の面から回路
は簡単であることが望まれるから、上記のような
従来回路は、位相制御発振器の入出力の位相差の
量を監視する場合は有効であるが、クロツク供給
装置等に使用される位相制御発振器の障害検出回
路としては適していない。
帰還パルスの位相差に応じた直流電圧が得られる
ため、位相差の限界値を任意に定めることができ
る。しかし、平滑回路や電圧比較器等のアナログ
回路を必要とするため回路構成が複雑となる。障
害検出回路としては信頼性や経済性の面から回路
は簡単であることが望まれるから、上記のような
従来回路は、位相制御発振器の入出力の位相差の
量を監視する場合は有効であるが、クロツク供給
装置等に使用される位相制御発振器の障害検出回
路としては適していない。
ここで、クロツク供給装置にジツタ抑圧器とし
て使用する位相制御発振器の障害検出の必要機能
について考えてみる。従属同期形クロツク供給装
置の障害としては次のようなものが考えられる。
て使用する位相制御発振器の障害検出の必要機能
について考えてみる。従属同期形クロツク供給装
置の障害としては次のようなものが考えられる。
(1) 入力マスタクロツク断による出力周波数フリ
ーラン (2) 位相制御系の故障による出力周波数フリーラ
ン (3) 位相制御発振器の故障による出力断 (4) 位相制御発振器の故障による入力波形と出力
波形の定常位相誤差の増大 第１図に示した従来の障害検出回路は上記の(1)
〜(4)項の全ての障害を検出できるように配慮され
ている。しかしながら、クロツク供給装置として
は(4)項にあげた定常位相誤差の増大は問題になら
ないから、(1)〜(3)項の障害について検出できれば
よい。
ーラン (2) 位相制御系の故障による出力周波数フリーラ
ン (3) 位相制御発振器の故障による出力断 (4) 位相制御発振器の故障による入力波形と出力
波形の定常位相誤差の増大 第１図に示した従来の障害検出回路は上記の(1)
〜(4)項の全ての障害を検出できるように配慮され
ている。しかしながら、クロツク供給装置として
は(4)項にあげた定常位相誤差の増大は問題になら
ないから、(1)〜(3)項の障害について検出できれば
よい。
したがつて、本発明の目的は第１図に示したよ
うな複雑な回路は必要とせず簡単な回路構成によ
り位相制御発振器のほとんどの障害検出が可能な
障害検出回路を提供することにある。
うな複雑な回路は必要とせず簡単な回路構成によ
り位相制御発振器のほとんどの障害検出が可能な
障害検出回路を提供することにある。
次に図面を参照して本発明を詳細に説明する。
第３図に本発明の一実施例を示す。第４図は第
３図の回路を位相制御発振器に接続し、回路動作
を説明するためのもので、第５図にそのタイミン
グチヤートを示す。
３図の回路を位相制御発振器に接続し、回路動作
を説明するためのもので、第５図にそのタイミン
グチヤートを示す。
以下第４図と第５図とを参照して本発明の回路
動作を説明する。
動作を説明する。
なお、第５図におけるパルス波形を示すＣ，
等の信号は第４図に示す同一記号の回路の信号を
示す。D′，Q1等の肩にプライム′が付いた記号は
位相制御発振器に異常が生じた場合のパルス波形
を示す。
等の信号は第４図に示す同一記号の回路の信号を
示す。D′，Q1等の肩にプライム′が付いた記号は
位相制御発振器に異常が生じた場合のパルス波形
を示す。
従来技術のところでも述べたように位相制御発
振器の分周器１１の出力パルスＣの分周器１２の
出力パルスＤとの位相差は第５図のＣとＤに示す
ように位相差は通常90゜である。そこで、分周器
１１の反転出力パルスをフリツプフロツプ１６
のデータ端子に加え、分周器１２の出力パルスＤ
をフリツプフロツプ１６のトリガ端子に加える。
分周器１１の反転出力パルスと分周器１２の出
力パルスＤの位相は通常第５図に示す関係である
から、分周器１２の出力パルスＤの立上りでフリ
ツプフロツプにトリガがかかると、フリツプフロ
ツプ１６の出力Ｑ１には論理レベル“０”が出て
くる。一方、分周器１１の出力パルスＣをフリツ
プフロツプ１７のデータ端子に加え、分周器１２
の反転出力パルスをフリツプフロツプ１７のト
リガ端子に加える。分周器１１の出力パルスＣと
分周器１２の反転出力パルスとの位相は通常第
５図のＣとに示す関係であるから、分周器１２
の反転出力パルスの立上りでフリツプフロツプ
にトリガがかかると、フリツプフロツプ１７の出
力Ｑ２には論理レベル“０”が出てくる。このよ
うに、通常の状態ではフリツプフロツプ１６と１
７の出力に接続されたオアゲート１８には論理レ
ベル“０”のみが印加されるので、オアゲート１
８の出力は論理レベル“０”である。
振器の分周器１１の出力パルスＣの分周器１２の
出力パルスＤとの位相差は第５図のＣとＤに示す
ように位相差は通常90゜である。そこで、分周器
１１の反転出力パルスをフリツプフロツプ１６
のデータ端子に加え、分周器１２の出力パルスＤ
をフリツプフロツプ１６のトリガ端子に加える。
分周器１１の反転出力パルスと分周器１２の出
力パルスＤの位相は通常第５図に示す関係である
から、分周器１２の出力パルスＤの立上りでフリ
ツプフロツプにトリガがかかると、フリツプフロ
ツプ１６の出力Ｑ１には論理レベル“０”が出て
くる。一方、分周器１１の出力パルスＣをフリツ
プフロツプ１７のデータ端子に加え、分周器１２
の反転出力パルスをフリツプフロツプ１７のト
リガ端子に加える。分周器１１の出力パルスＣと
分周器１２の反転出力パルスとの位相は通常第
５図のＣとに示す関係であるから、分周器１２
の反転出力パルスの立上りでフリツプフロツプ
にトリガがかかると、フリツプフロツプ１７の出
力Ｑ２には論理レベル“０”が出てくる。このよ
うに、通常の状態ではフリツプフロツプ１６と１
７の出力に接続されたオアゲート１８には論理レ
ベル“０”のみが印加されるので、オアゲート１
８の出力は論理レベル“０”である。
次に位相制御系が故障した場合を考える。この
ときは、出力周波数が入力周波数に関係なくフリ
ーランするから、フリツプフロツプ１６のトリガ
が端子に入いる分周器１２の出力パルスＤは分周
器１１の反転出力パルスに対して第５図の
D′とに示すような位相関係になることがある
（これは入力周波数とVCOフリーラン周波数との
周波数差により周期的に現われる）。このような
位相関係になると、分周器１２の出力パルス
D′の立上りによつて分周器１１の反転出力パル
スの論理レベル“１”がフリツプフロツプ１６
に書き込まれるから、オアゲート１８の出力は論
理レベル“１”となる。このとき、同様にフリツ
プフロツプ１７には分周器１２の反転出力パルス
′の立上りによつて分周器１１の出力パルスＣ
の論理レベル“１”がフリツプフロツプ１７に書
き込まれ、オアゲート１８の出力が“１”となる
ように働いている。
ときは、出力周波数が入力周波数に関係なくフリ
ーランするから、フリツプフロツプ１６のトリガ
が端子に入いる分周器１２の出力パルスＤは分周
器１１の反転出力パルスに対して第５図の
D′とに示すような位相関係になることがある
（これは入力周波数とVCOフリーラン周波数との
周波数差により周期的に現われる）。このような
位相関係になると、分周器１２の出力パルス
D′の立上りによつて分周器１１の反転出力パル
スの論理レベル“１”がフリツプフロツプ１６
に書き込まれるから、オアゲート１８の出力は論
理レベル“１”となる。このとき、同様にフリツ
プフロツプ１７には分周器１２の反転出力パルス
′の立上りによつて分周器１１の出力パルスＣ
の論理レベル“１”がフリツプフロツプ１７に書
き込まれ、オアゲート１８の出力が“１”となる
ように働いている。
次に、位相同期発振器の入力信号が断になつた
場合を考える。この場合は、分周器１１の出力パ
ルスは論理レベル“１”または“０”に固定とな
るのでフリツプフロツプ１６または１７のいずれ
か一方の出力が“１”となる。すなわち、例えば
分周器１１の出力パルスＣが“１”に固定となつ
た場合はフリツプフロツプ１６のデータ端子には
“０”が加わるのでその出力は“１”にはならな
い。しかしながら、フリツプフロツプ１７のデー
タ端子には“１”が加わるのでその出力が“１”
となりオアゲート１８の出力を“１”とする。
場合を考える。この場合は、分周器１１の出力パ
ルスは論理レベル“１”または“０”に固定とな
るのでフリツプフロツプ１６または１７のいずれ
か一方の出力が“１”となる。すなわち、例えば
分周器１１の出力パルスＣが“１”に固定となつ
た場合はフリツプフロツプ１６のデータ端子には
“０”が加わるのでその出力は“１”にはならな
い。しかしながら、フリツプフロツプ１７のデー
タ端子には“１”が加わるのでその出力が“１”
となりオアゲート１８の出力を“１”とする。
以上のように、第４図の回路によれば、位相同
期発振器が正常に動作しているときは論理レベル
“０”、入力信号が断になつた場合や位相制御系の
異常によりフリーランした場合は論理レベル
“１”が得られる。
期発振器が正常に動作しているときは論理レベル
“０”、入力信号が断になつた場合や位相制御系の
異常によりフリーランした場合は論理レベル
“１”が得られる。
なお、第４図の回路においてはVCOが出力断
となる障害の場合は分周器１２の出力パルスＤが
出ないのでフリツプフロツプ１６と１７は動作せ
ず、警報を発することはできない。しかし、この
問題は次のように簡単に解決できる。すなわち、
フリツプフロツプを２つ増して第６図のような構
成にする。なお、第６図に示すＣ，，Ｄ，は
第４図に示す分周器出力パルスＣ，，Ｄ，に
それぞれ対応する。このようにすれば、分周器１
１の出力パルスによりフリツプフロツプにトリガ
がかかるので、分周器１２の出力パルスが論理レ
ベル“１”または“０”に固定となつたとき、前
述の位相同期発振器の入力信号が断になつた場合
と同様の動作で検出できる。
となる障害の場合は分周器１２の出力パルスＤが
出ないのでフリツプフロツプ１６と１７は動作せ
ず、警報を発することはできない。しかし、この
問題は次のように簡単に解決できる。すなわち、
フリツプフロツプを２つ増して第６図のような構
成にする。なお、第６図に示すＣ，，Ｄ，は
第４図に示す分周器出力パルスＣ，，Ｄ，に
それぞれ対応する。このようにすれば、分周器１
１の出力パルスによりフリツプフロツプにトリガ
がかかるので、分周器１２の出力パルスが論理レ
ベル“１”または“０”に固定となつたとき、前
述の位相同期発振器の入力信号が断になつた場合
と同様の動作で検出できる。
以上の説明では便宜上フリツプフロツプとして
エツジトリガ形Ｄタイプフリツプフロツプを想定
したが、トリガパルスの立上りまたは立下りで入
力パルスを記憶する機能があれば他の回路、例え
ば、JKフリツプフロツプ等で代用できる。ま
た、回路の実現の都合上正論理で実現しても構わ
ないし、負論理で実現しても構わない。
エツジトリガ形Ｄタイプフリツプフロツプを想定
したが、トリガパルスの立上りまたは立下りで入
力パルスを記憶する機能があれば他の回路、例え
ば、JKフリツプフロツプ等で代用できる。ま
た、回路の実現の都合上正論理で実現しても構わ
ないし、負論理で実現しても構わない。
以上述べてきたように、本発明によれば簡単な
論理回路のみで位相制御発振器の障害を検出する
ことができる。また、その検出範囲もフリツプフ
ロツプを増すだけで容易に拡張できる。
論理回路のみで位相制御発振器の障害を検出する
ことができる。また、その検出範囲もフリツプフ
ロツプを増すだけで容易に拡張できる。
第１図は従来用いられていた位相制御発振器障
害検出回路の具体例を示す回路であり、第２図
ａ，ｂはその回路の動作を説明するためのタイミ
ングチヤートである。第３図は本発明の一実施例
を示す図である。 図において、１，２……エツジトリガ形フリツ
プフロツプ、３……オアゲート、４，５，６，７
……位相制御発振器の分周器からのパルスの入力
端子、８……警報出力端子である。 第４図は本発明の一応用例を示すもので、第５
図は第４図の回路の動作を説明するタイミングチ
ヤートおよび第６図は本発明の他の実施例を示
す。 第４図から第６図において、１０……位相制御
発振器、１１，１２……分周器、１３……位相比
較器、１４……直流増幅器とタイムラグフイル
タ、１５……電圧制御発振器、１６，１７，１
９，２０……エツジトリガ形Ｄタイプフリツプフ
ロツプ、１８……オアゲートを示す。
害検出回路の具体例を示す回路であり、第２図
ａ，ｂはその回路の動作を説明するためのタイミ
ングチヤートである。第３図は本発明の一実施例
を示す図である。 図において、１，２……エツジトリガ形フリツ
プフロツプ、３……オアゲート、４，５，６，７
……位相制御発振器の分周器からのパルスの入力
端子、８……警報出力端子である。 第４図は本発明の一応用例を示すもので、第５
図は第４図の回路の動作を説明するタイミングチ
ヤートおよび第６図は本発明の他の実施例を示
す。 第４図から第６図において、１０……位相制御
発振器、１１，１２……分周器、１３……位相比
較器、１４……直流増幅器とタイムラグフイル
タ、１５……電圧制御発振器、１６，１７，１
９，２０……エツジトリガ形Ｄタイプフリツプフ
ロツプ、１８……オアゲートを示す。
Claims (1)
- １ デイジタル形位相比較器を有する位相制御発
振器の前記位相比較器の一方の入力信号である外
部クロツクパルスを前記位相比較器の他方の入力
信号である帰還クロツクパルスで読み直す第１の
エツジトリガ形フリツプフロツプと、前記外部ク
ロツクパルスの反転パルスを前記帰還クロツクパ
ルスの反転パルスで読み直す第２のエツジトリガ
形フリツプフロツプと、前記帰還クロツクパルス
を前記外部クロツクパルスで読み直す第３のエツ
ジトリガ形フリツプフロツプと、前記帰還クロツ
クパルスの反転パルスを前記外部クロツクパルス
の反転パルスで読み直す第４のエツジトリガ形フ
リツプフロツプと、これら第１から第４のエツジ
トリガ形フリツプフロツプの出力パルスの論理和
をとるオアゲートとから構成されたことを特徴と
する位相制御発振器の障害検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16244578A JPS5588454A (en) | 1978-12-26 | 1978-12-26 | Fault detector circuit for phase control oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16244578A JPS5588454A (en) | 1978-12-26 | 1978-12-26 | Fault detector circuit for phase control oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5588454A JPS5588454A (en) | 1980-07-04 |
| JPS6214148B2 true JPS6214148B2 (ja) | 1987-03-31 |
Family
ID=15754740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16244578A Granted JPS5588454A (en) | 1978-12-26 | 1978-12-26 | Fault detector circuit for phase control oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5588454A (ja) |
-
1978
- 1978-12-26 JP JP16244578A patent/JPS5588454A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5588454A (en) | 1980-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1262022A2 (en) | Phase lock loop system and method | |
| JPH06102964A (ja) | 情報処理システム | |
| US4135166A (en) | Master timing generator | |
| US4369515A (en) | Clock synchronization circuit | |
| JPH07235873A (ja) | クロック発生用回路装置 | |
| EP0214676B1 (en) | Clock signal regenerator arrangement | |
| US4849704A (en) | Duty cycle independent phase detector | |
| EP1031185A1 (en) | Phase lock loop for synchronous reference clocks | |
| JPH033419A (ja) | 位相同期回路 | |
| US3407361A (en) | Automatic frequency control system with intermittent phase resetting means | |
| US5523708A (en) | Apparatus for monitoring abnormality of each clock driver input and output signal in a circuit comprising a plurality of clock drivers | |
| CA1215436A (en) | Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit | |
| KR100343929B1 (ko) | 기준 클럭 감시 장치 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JPH04286214A (ja) | 位相同期回路の同期外れ検出回路 | |
| JPS6319916A (ja) | 位相同期発振器の定常位相誤差検出回路 | |
| JP2001345789A (ja) | 網同期装置用周波数監視回路 | |
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
| JPS6276819A (ja) | 位相同期発振器 | |
| JPH0191532A (ja) | 位相同期回路 | |
| JPS6273817A (ja) | 位相同期回路 | |
| JPS6373717A (ja) | 位相同期発振器 | |
| JPH04334127A (ja) | 位相同期回路 | |
| JPH03106147A (ja) | 位相同期発振器 | |
| JPH06140928A (ja) | ドリフト検出回路 |