JPS62244155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62244155A JPS62244155A JP61087388A JP8738886A JPS62244155A JP S62244155 A JPS62244155 A JP S62244155A JP 61087388 A JP61087388 A JP 61087388A JP 8738886 A JP8738886 A JP 8738886A JP S62244155 A JPS62244155 A JP S62244155A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- package
- frame
- semiconductor chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、リードフレームに半導体チップを装着しパ
ッケージで封止し、両側面から外部リードを出した、デ
ュアルインライン形の半導体装置に関する。
ッケージで封止し、両側面から外部リードを出した、デ
ュアルインライン形の半導体装置に関する。
＄３図は従来のこの種の半導体装置のリードフレームの
平面図及び半導体チップの平面図である。
平面図及び半導体チップの平面図である。
因において、１は半導体チップで、上面に多数の電ｇｊ
ｉ２ａ〜２ｒ及び検査用回路の電１６ａｊ６ｂが形成さ
れている。これらの電極２ａ〜２ｒはフレーム電極に接
続されるものである。各電極６ａ、６ｂは実使用時の機
能とは関係せず、半導体チップｌの製造段階における検
査容易化機能などの機能を支援する大めの、付加機能を
制御する電極で、半導体チップ１の高集積化に対して不
可決になりつつある。
ｉ２ａ〜２ｒ及び検査用回路の電１６ａｊ６ｂが形成さ
れている。これらの電極２ａ〜２ｒはフレーム電極に接
続されるものである。各電極６ａ、６ｂは実使用時の機
能とは関係せず、半導体チップｌの製造段階における検
査容易化機能などの機能を支援する大めの、付加機能を
制御する電極で、半導体チップ１の高集積化に対して不
可決になりつつある。
３はリードフレームで、次のように形成されている。４
はダイパッド、 ５ａ〜５ｒは多数のフレーム電極、７
ａ〜７ｐはこれらの電極から連続して出された外部リー
ドで、完成品ではパッケージの両側面から出される。ハ
ツチングして示す８は長手方向に連続する１対の枠部、
９は上記各外部リードの根元を連結している連結部であ
シ、これら枠部８．連結部９は半導体装置に組立てられ
た後、除去される。
はダイパッド、 ５ａ〜５ｒは多数のフレーム電極、７
ａ〜７ｐはこれらの電極から連続して出された外部リー
ドで、完成品ではパッケージの両側面から出される。ハ
ツチングして示す８は長手方向に連続する１対の枠部、
９は上記各外部リードの根元を連結している連結部であ
シ、これら枠部８．連結部９は半導体装置に組立てられ
た後、除去される。
出這汰驕優Ｈ−宙猛崖慶白 しの舟 ｈ 々（綴→≧
ヒ１び電極数は、パッケージで封止された半導体装置の
機能を実現するための必要最小限にしている。
ヒ１び電極数は、パッケージで封止された半導体装置の
機能を実現するための必要最小限にしている。
上記リードフレーム８では１６本の外部リードのみで６
り、例えば２５０ＫＸｌビツトのダイナミックＲＡＭで
は、１６木の外部リードの内訳は、アドレス信号ＡＱ
Ｎａ３の計９本、クロック系がＲＡＳ、ＣＡＳ。
り、例えば２５０ＫＸｌビツトのダイナミックＲＡＭで
は、１６木の外部リードの内訳は、アドレス信号ＡＱ
Ｎａ３の計９本、クロック系がＲＡＳ、ＣＡＳ。
Ｒ／Ｗの計３本、データ入力／出力が各１本づつで計２
本、さらに電源と接地用で総計１６本になる。
本、さらに電源と接地用で総計１６本になる。
電極２ａ〜２ｐがワイヤボンディングで外部り一ド７ａ
、フｂ −−−７ｐに取出され、！！り２個の′Ｒ極２
ｑ。
、フｂ −−−７ｐに取出され、！！り２個の′Ｒ極２
ｑ。
２ｒは、ダイパッド番に連結しているフレーム電極５ｑ
、５ｒヘワイヤポンデイングされ、半導体チップ１の裏
面を一定の電位を保つために使用される。
、５ｒヘワイヤポンデイングされ、半導体チップ１の裏
面を一定の電位を保つために使用される。
上記半導体チップ１のリードフレーム３への装着１組立
ては、次のようにしていた。半導体チップ１ｔ−ダイパ
ッド４に固着する。つづいて、半導体チップ１の各電ｆ
Ｍ２ａ〜２ｒヲ対応する各フレーム電極５ａ〜５ｒへそ
れぞれ金属細線（例えばアルｆＪｉｉ）でワイヤボンデ
ィングする。次に、鎖線で示す半導体チップｌ装着部を
樹脂封止成形し、その後、リードフレーム３０枠部８．
連結部９など不要部を除去し、両側の各外部リードフレ
ームｈ。
ては、次のようにしていた。半導体チップ１ｔ−ダイパ
ッド４に固着する。つづいて、半導体チップ１の各電ｆ
Ｍ２ａ〜２ｒヲ対応する各フレーム電極５ａ〜５ｒへそ
れぞれ金属細線（例えばアルｆＪｉｉ）でワイヤボンデ
ィングする。次に、鎖線で示す半導体チップｌ装着部を
樹脂封止成形し、その後、リードフレーム３０枠部８．
連結部９など不要部を除去し、両側の各外部リードフレ
ームｈ。
’７ｉｘ’７ｐを下方に折曲げる。こうして完成された
従来のデュアルインライン形の半導体装置ヲ第４図に示
す。１ｏは半導体チップ１部を樹脂封止したパッケージ
である。
従来のデュアルインライン形の半導体装置ヲ第４図に示
す。１ｏは半導体チップ１部を樹脂封止したパッケージ
である。
上記のような従来の半導体装置では、半導体チップ１の
検査用電極６ａ 、 ６ｂは外部には取出されておらず
、完成品はこれらの電極による検査はできなかった。
検査用電極６ａ 、 ６ｂは外部には取出されておらず
、完成品はこれらの電極による検査はできなかった。
これに対処し、新たに検査用の外部リード２木をリード
フレームに設け、パッケージｌＯから引出すようにする
と、それだけ半導体装置の外形が大きくなるという問題
点があり、基板への実装密度を阻害することになる。
フレームに設け、パッケージｌＯから引出すようにする
と、それだけ半導体装置の外形が大きくなるという問題
点があり、基板への実装密度を阻害することになる。
この発明は、このような問題点を解決するためになされ
たもので、外形を大きくすることなく検査用の外部端子
をパッケージ外に出し、完成品であっても外部から信号
全印加し検査等ができる半導体装置を得ることを目的と
している。
たもので、外形を大きくすることなく検査用の外部端子
をパッケージ外に出し、完成品であっても外部から信号
全印加し検査等ができる半導体装置を得ることを目的と
している。
この発明にかかる半導体装置は、半導体チップに形成さ
れ、本来の機能とは別の検査用の付加機能を制御する電
極にワイヤボンディングされる外部端子ｔ−ＩＪ−ドフ
レームに設け、この外部端子をパッケージの端部側面に
沿わせて折曲け、突出しないようにしたものである０ 〔作用〕 この発明においては、パッケージの端部側面に検査回路
用の平面状の外部端子が設けられており、完成品であっ
てもこの検査回路を利用した検査が行え、しかも、外形
は従来のものとほぼ同二大きさに維持される。
れ、本来の機能とは別の検査用の付加機能を制御する電
極にワイヤボンディングされる外部端子ｔ−ＩＪ−ドフ
レームに設け、この外部端子をパッケージの端部側面に
沿わせて折曲け、突出しないようにしたものである０ 〔作用〕 この発明においては、パッケージの端部側面に検査回路
用の平面状の外部端子が設けられており、完成品であっ
てもこの検査回路を利用した検査が行え、しかも、外形
は従来のものとほぼ同二大きさに維持される。
（実施例）
第１図はこの発明による半導体装置の一実施例を示すリ
ードフレーム及び半導体チップの平面図でｌ）、１，２
ａＮ′２ｒ、４．５ａ〜５ｒ、６ａ、６ｂ、フａＮ？ｐ
は上記従来装置と同一のものであるｏ２３はリードフレ
ームで、検査用型＠ ６ａ、６ｂに対応するフレーム電
極２５ａ、２５ｂが設けられ、これらのフレーム電極に
それぞれ連続した外部端子２７ａ、２フｂが設けられて
いる０ 上記リードフレーム２３のダイパッド番に半導体チップ
１を固着し、各電極２ａ〜２ｒに対応するフレーム電極
５ａ〜５ｒＫそれぞれ金属細線でワイヤボンディングし
、同時に電極６ａ、６ｂ ｔ’ ７レーム電極２５ａ、
２５ｂ Ｋそれぞれワイヤボンディングする。
ードフレーム及び半導体チップの平面図でｌ）、１，２
ａＮ′２ｒ、４．５ａ〜５ｒ、６ａ、６ｂ、フａＮ？ｐ
は上記従来装置と同一のものであるｏ２３はリードフレ
ームで、検査用型＠ ６ａ、６ｂに対応するフレーム電
極２５ａ、２５ｂが設けられ、これらのフレーム電極に
それぞれ連続した外部端子２７ａ、２フｂが設けられて
いる０ 上記リードフレーム２３のダイパッド番に半導体チップ
１を固着し、各電極２ａ〜２ｒに対応するフレーム電極
５ａ〜５ｒＫそれぞれ金属細線でワイヤボンディングし
、同時に電極６ａ、６ｂ ｔ’ ７レーム電極２５ａ、
２５ｂ Ｋそれぞれワイヤボンディングする。
この後、鎖線で示す半導体チップ１装着部を樹脂封止成
形する。つづいて、リードフレーム２３のハツチングで
示す不要部分の枠部８．連結部９を切断除去し、各外部
リード〒ａ〜マｐを下方に折曲ける。外部端子２フａ、
２？ｂ ｆ：パッケージの両端側面に沿わせ、平面状に
折曲げる。
形する。つづいて、リードフレーム２３のハツチングで
示す不要部分の枠部８．連結部９を切断除去し、各外部
リード〒ａ〜マｐを下方に折曲ける。外部端子２フａ、
２？ｂ ｆ：パッケージの両端側面に沿わせ、平面状に
折曲げる。
このようにして完成されたデュアルインライン形の半導
体装置ｔ＃ｒ２図に示す。パッケージ１０の両側面から
外部リード？ａ〜フｈ、７１〜フｐが出され、両端側面
に沿って平面状の外部端子２フａ 、 ５７ｂ（２７ａ
は図示せず）が設けられている。
体装置ｔ＃ｒ２図に示す。パッケージ１０の両側面から
外部リード？ａ〜フｈ、７１〜フｐが出され、両端側面
に沿って平面状の外部端子２フａ 、 ５７ｂ（２７ａ
は図示せず）が設けられている。
こうして、従来装置とは外形が＃１ぼ同一で、検食用と
して外部端子２’ｉ’ａ 、 ２７ｂが突出することな
くされ、完成品であっても、検査機能全利用しこれら外
部端子２’７ａ 、 ２７ｂを通じて信８を加え、半導
体チップｌ内の検査機能を利用した検査が行える。
して外部端子２’ｉ’ａ 、 ２７ｂが突出することな
くされ、完成品であっても、検査機能全利用しこれら外
部端子２’７ａ 、 ２７ｂを通じて信８を加え、半導
体チップｌ内の検査機能を利用した検査が行える。
なお、上記実施例ではパッケージ１０は樹脂封止成形に
よった場合を示したが、これに限らず、セラミック又は
サーディツプなどのパッケージによる場合にも適用でき
るものである。
よった場合を示したが、これに限らず、セラミック又は
サーディツプなどのパッケージによる場合にも適用でき
るものである。
以上のように、この発明によれば、半導体チップの検査
用回路の電極を取出す外部端子を、パッケージの端部側
面に沿わせて平面状に設けたので、完成品でも検査用回
路を利用する検査ができ、品質が向上され、また、検査
用外部端子があっても、外形を従来のものとほぼ同一に
することができる。
用回路の電極を取出す外部端子を、パッケージの端部側
面に沿わせて平面状に設けたので、完成品でも検査用回
路を利用する検査ができ、品質が向上され、また、検査
用外部端子があっても、外形を従来のものとほぼ同一に
することができる。
第１図はこの発明による半導体装置の一実施例を示すリ
ードフレーム及び半導体チップの平面図、第２図は！＠
１図のリードフレームに半導体チップを装着しパッケー
ジで封止されて構成された半導体装置を示す斜視図、第
３図は従来の半導体装置のリードフレーム及び半導体チ
ップの平面図、第４図は第３図のリードフレームに半導
体チップを装着しパッケージで封止されて構成された半
導体装置を示す斜視図である。 １・・・半導体チップ、６ａ、６ｂ・・・検査用電極、
７ａ〜７ｐ・・・外部リード、１０・・・パッケージ、
２３・・・リードフレーム、２５ａ、２５ｂ・・・検査
用フレーム電極、２”ａ、２７ｂ・・・検査用外部端子 なお、図中同一符号は同−又は相当部分を示す。
ードフレーム及び半導体チップの平面図、第２図は！＠
１図のリードフレームに半導体チップを装着しパッケー
ジで封止されて構成された半導体装置を示す斜視図、第
３図は従来の半導体装置のリードフレーム及び半導体チ
ップの平面図、第４図は第３図のリードフレームに半導
体チップを装着しパッケージで封止されて構成された半
導体装置を示す斜視図である。 １・・・半導体チップ、６ａ、６ｂ・・・検査用電極、
７ａ〜７ｐ・・・外部リード、１０・・・パッケージ、
２３・・・リードフレーム、２５ａ、２５ｂ・・・検査
用フレーム電極、２”ａ、２７ｂ・・・検査用外部端子 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- リードフレームに半導体チップを装着しパッケージで封
止し、両側面から多数の外部リードを出したデュアルイ
ンライン形の半導体装置において、上記半導体チップに
検査回路用の電極を形成し、上記リードフレームに検査
用のフレーム電極を設け、これら双方の電極をワイヤボ
ンディングし、上記検査用フレーム電極に連続する外部
端子を上記パッケージの端部側面に沿わせて平面状に設
けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087388A JPS62244155A (ja) | 1986-04-16 | 1986-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087388A JPS62244155A (ja) | 1986-04-16 | 1986-04-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62244155A true JPS62244155A (ja) | 1987-10-24 |
Family
ID=13913505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61087388A Pending JPS62244155A (ja) | 1986-04-16 | 1986-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62244155A (ja) |
-
1986
- 1986-04-16 JP JP61087388A patent/JPS62244155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546045U (ja) | 半導体パツケージ | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| KR100325189B1 (ko) | Loc패키지구조를갖는플라스틱으로봉지된반도체장치 | |
| JPS63258050A (ja) | 半導体装置 | |
| JPS62244155A (ja) | 半導体装置 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPS605549A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0228966A (ja) | 半導体装置 | |
| JP2507271Y2 (ja) | 半導体装置 | |
| JPH04158562A (ja) | 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法 | |
| JPH04287959A (ja) | リードフレーム | |
| KR940006582B1 (ko) | 세라믹 반도체 패키지 구조 및 그 제조방법 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPS60261146A (ja) | 半導体装置の内部リ−ド部 | |
| JPH0350842A (ja) | 半導体装置 | |
| JPH09113576A (ja) | 小型素子の電気特性検査方法及び装置 | |
| JPH02146740A (ja) | 半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH0378245A (ja) | Ｉｃパッケージ | |
| JPH01187845A (ja) | 半導体装置 | |
| JPH04352462A (ja) | 半導体素子用リードフレーム | |
| JPH01319972A (ja) | 樹脂封止型半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPH0287641A (ja) | 半導体集積回路 |