JPS62293674A - バイポ−ラ半導体装置およびその製造方法 - Google Patents
バイポ−ラ半導体装置およびその製造方法Info
- Publication number
- JPS62293674A JPS62293674A JP61136547A JP13654786A JPS62293674A JP S62293674 A JPS62293674 A JP S62293674A JP 61136547 A JP61136547 A JP 61136547A JP 13654786 A JP13654786 A JP 13654786A JP S62293674 A JPS62293674 A JP S62293674A
- Authority
- JP
- Japan
- Prior art keywords
- region
- depth
- conductivity type
- groove
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明はバイポーラ半導体装置およびその製造方法に関
し、特に、バイポーラ型の集積回路の高速化、高集積化
に適したトランジスタ素子の構造およびその製造方法に
関する。
し、特に、バイポーラ型の集積回路の高速化、高集積化
に適したトランジスタ素子の構造およびその製造方法に
関する。
従来の技術
最近のバイポーラ集積回路の分野において、トランジス
タのスイッチング速度の改良に対して、種々の新しい技
術が展開されてきている。これらの技術の主要な着眼点
は、縦型ＮＰＮ）ランジスタの活性ベースを浅くしてベ
ース幅を狭く形成しベース中の電子の走行時間を短くす
る方法と、活性ベースに直列に入る寄生のベース抵抗ト
ペース入力容量との結合による遅延時間を減少させるべ
く、この寄生ベースを低抵抗化する方法とに有る。
タのスイッチング速度の改良に対して、種々の新しい技
術が展開されてきている。これらの技術の主要な着眼点
は、縦型ＮＰＮ）ランジスタの活性ベースを浅くしてベ
ース幅を狭く形成しベース中の電子の走行時間を短くす
る方法と、活性ベースに直列に入る寄生のベース抵抗ト
ペース入力容量との結合による遅延時間を減少させるべ
く、この寄生ベースを低抵抗化する方法とに有る。
寄生ベースの低抵抗化する方式として、電極取り出し用
の寄生ベースを、活性ベースとよりも高濃度の不純物に
よる拡散等によって形成し、これを外部ベースとする、
所謂、グラフト・ベース法などが知られている。例えば
、第３図に示されている縦型のＮＰＮ ）ランジスタの
構造について説明スル。（１９８４インター・ナショナ
ル エレクトロン デバイス ミーティング ダイジェ
スト オブ テクニカル ペーパーズ （ＩＮＴＫＲＮＡＴＩＯＮＡＬ ＩＥＬＲＣＴＲＯＮ
ＤＩＣＶ工ＣＥＭＫＩＥＴＩＮＧ ＤＩＧＥＳＴ
ＯＦ ＴＥＣＩ（ＮＩＣＡＬＰＡＰＫＲ８）ＰＰ
、７５３−７６６参照〕Ｐ型の半導体１００上に、ｎ型
の埋込層領域１１０とｎ型のエピタキシャル層１１２と
が形成されていて、Ｐ型の外部ベース１２０人、１２０
Ｂと接していてシリコン酸化膜１３０人、１３０Ｂの開
口からボロンのイオン注入によって形成された浅い活性
ベースとなるＰ型の領域１４０人、 １４０Ｂ、１４０
Ｇ。
の寄生ベースを、活性ベースとよりも高濃度の不純物に
よる拡散等によって形成し、これを外部ベースとする、
所謂、グラフト・ベース法などが知られている。例えば
、第３図に示されている縦型のＮＰＮ ）ランジスタの
構造について説明スル。（１９８４インター・ナショナ
ル エレクトロン デバイス ミーティング ダイジェ
スト オブ テクニカル ペーパーズ （ＩＮＴＫＲＮＡＴＩＯＮＡＬ ＩＥＬＲＣＴＲＯＮ
ＤＩＣＶ工ＣＥＭＫＩＥＴＩＮＧ ＤＩＧＥＳＴ
ＯＦ ＴＥＣＩ（ＮＩＣＡＬＰＡＰＫＲ８）ＰＰ
、７５３−７６６参照〕Ｐ型の半導体１００上に、ｎ型
の埋込層領域１１０とｎ型のエピタキシャル層１１２と
が形成されていて、Ｐ型の外部ベース１２０人、１２０
Ｂと接していてシリコン酸化膜１３０人、１３０Ｂの開
口からボロンのイオン注入によって形成された浅い活性
ベースとなるＰ型の領域１４０人、 １４０Ｂ、１４０
Ｇ。
又、エミッタとなるｎ型の領域１６０が形成されている
。ここに、ｎ型のエピタキシャル層の比抵抗を約１Ωｃ
ａｎ、外部ペースのエピタキシャル層主平面からの深さ
ム約ｏ、ｅμ、活性ベースの深さＢ約０・２μ、エミッ
タの深さＣｆｆ）ｏ・１μ、空乏層の長さＤ約１μ、選
択酸化によって形成されたシリコン酸化膜１３０人、１
３０Ｂ間の開口要約１μ、選択酸化の直前に拡散形成さ
れたＰ型領域１３０Ａ。
。ここに、ｎ型のエピタキシャル層の比抵抗を約１Ωｃ
ａｎ、外部ペースのエピタキシャル層主平面からの深さ
ム約ｏ、ｅμ、活性ベースの深さＢ約０・２μ、エミッ
タの深さＣｆｆ）ｏ・１μ、空乏層の長さＤ約１μ、選
択酸化によって形成されたシリコン酸化膜１３０人、１
３０Ｂ間の開口要約１μ、選択酸化の直前に拡散形成さ
れたＰ型領域１３０Ａ。
１３０Ｂの横方向拡散を約０・６μと想定すると、外部
ベース１３０Ａ、１３０Ｂの横方向拡散によって打ち消
されていない活性ベース領域１４０Ｂの実効幅Ｘが、約
０・２μと狭くなシ、かつ、この活性ベース直下の空乏
層の長さＹも約１．２μと０．２μ長くなっている。
ベース１３０Ａ、１３０Ｂの横方向拡散によって打ち消
されていない活性ベース領域１４０Ｂの実効幅Ｘが、約
０・２μと狭くなシ、かつ、この活性ベース直下の空乏
層の長さＹも約１．２μと０．２μ長くなっている。
発明が解決しようとする問題点
第３図に示されるように、縦型ＮＰＮ）ランジスタのコ
レクタ電流路となる活性ベース領域１４０Ｂの幅Ｘが、
エミッタの開口幅約１・Ｏμに対して、５分の１の約０
・２μと小さい。この友め実質のコレクタ電流が小さく
なり、電流増幅率の低下が著しい。又、活性ベース領域
直下のコレクタの空乏層の長さＹも約２０チ程度大きく
なり、コレクタ空乏層中の電子の走行時間を大きくして
いる。このように、外部ベースの低抵抗化のために高濃
度不純物の深い拡散領域１２ＯＡ、１２０Ｂを通常の方
法によって自己整合的に形成する方法を用いても、ドラ
イブ能力の不足とコレクタ空乏層の増長とによって、ス
イッチング速度の悪化が生じ、高速性、高集積化に適し
た微細なエミッタを形成することが出来ないでいた。
レクタ電流路となる活性ベース領域１４０Ｂの幅Ｘが、
エミッタの開口幅約１・Ｏμに対して、５分の１の約０
・２μと小さい。この友め実質のコレクタ電流が小さく
なり、電流増幅率の低下が著しい。又、活性ベース領域
直下のコレクタの空乏層の長さＹも約２０チ程度大きく
なり、コレクタ空乏層中の電子の走行時間を大きくして
いる。このように、外部ベースの低抵抗化のために高濃
度不純物の深い拡散領域１２ＯＡ、１２０Ｂを通常の方
法によって自己整合的に形成する方法を用いても、ドラ
イブ能力の不足とコレクタ空乏層の増長とによって、ス
イッチング速度の悪化が生じ、高速性、高集積化に適し
た微細なエミッタを形成することが出来ないでいた。
問題点を解決するための手段
本発明は、第１導電型の半導体基板上の素子主要部の周
辺に、基板の主平面から距離人の深さで形成された第２
導電型の第１の領域と、前記素子主要部に、前記基板の
主平面から、距離Ｅの深さで形成された溝部と、前記溝
部の底面から距離Ｂの深さで、少なくとも、前記第１の
領域に接して形成された第２導電型の第２の領域と前記
第１の領域と前記第２の領域とで形成された第２導電型
の島状の領域内に形成され之第１導電型の第３の領域と
？有し、溝部の深さＥと第２導電型の第２の領域の深さ
Ｂとの和が、第２導電型の第１の領域の深さ人を越えな
いこと全特徴とするバイポーラ半導体装置の構造と、第
１導電型の半導体基板上の素子主要部の周辺に第２導電
型の第１の領域全形成する工程と、前記素子主要部に溝
部を形成する工程と、前記溝部の底面に前記第１の領域
に接する第２の導電型の第２の領域を形成する工程と、
前記第１の領域と前記第２の領域とからなる第２導電型
の島状領域内に第１導電型の第３の領域を形成する工程
とを有するバイポーラ半導体装置の製造方法を提供する
ものである。
辺に、基板の主平面から距離人の深さで形成された第２
導電型の第１の領域と、前記素子主要部に、前記基板の
主平面から、距離Ｅの深さで形成された溝部と、前記溝
部の底面から距離Ｂの深さで、少なくとも、前記第１の
領域に接して形成された第２導電型の第２の領域と前記
第１の領域と前記第２の領域とで形成された第２導電型
の島状の領域内に形成され之第１導電型の第３の領域と
？有し、溝部の深さＥと第２導電型の第２の領域の深さ
Ｂとの和が、第２導電型の第１の領域の深さ人を越えな
いこと全特徴とするバイポーラ半導体装置の構造と、第
１導電型の半導体基板上の素子主要部の周辺に第２導電
型の第１の領域全形成する工程と、前記素子主要部に溝
部を形成する工程と、前記溝部の底面に前記第１の領域
に接する第２の導電型の第２の領域を形成する工程と、
前記第１の領域と前記第２の領域とからなる第２導電型
の島状領域内に第１導電型の第３の領域を形成する工程
とを有するバイポーラ半導体装置の製造方法を提供する
ものである。
作用
本発明による手段を、例えば、第１図のようなＮＰＮ）
ランジスタの主要部に適用した時、手段の各要素が、下
記の様な作用を生じさせ友。
ランジスタの主要部に適用した時、手段の各要素が、下
記の様な作用を生じさせ友。
（１）深さＥの溝部を形成することによって、活性ベー
ス１４０Ｂの幅ｘ２約０・５μと大きくすることができ
、コレクタ電流のドライブ能力を大きくなる。
ス１４０Ｂの幅ｘ２約０・５μと大きくすることができ
、コレクタ電流のドライブ能力を大きくなる。
（２）活性ベース直下のコレクタ空乏層の長さを約１．
０μと外部ベース１２ＯＡ、’１２０Ｂ直下の空乏層の
長さＤとほぼ同じ大きさにすることが出来、空乏層の増
長が生じない。
０μと外部ベース１２ＯＡ、’１２０Ｂ直下の空乏層の
長さＤとほぼ同じ大きさにすることが出来、空乏層の増
長が生じない。
（３）溝部の深さ２と活性ベースの深さＢとの和を、外
部ベースの深さ人よりも太きくしないことによって、ｎ
型の埋込Ｎ１１１０までの活性ベース１４０Ｂ直下の空
乏層の発達を押えられたので、コレクタ・ベースの接合
耐圧の劣化全防止することができる。
部ベースの深さ人よりも太きくしないことによって、ｎ
型の埋込Ｎ１１１０までの活性ベース１４０Ｂ直下の空
乏層の発達を押えられたので、コレクタ・ベースの接合
耐圧の劣化全防止することができる。
（４）外部ベースの熱拡散の前に、溝部をあらかじめ形
成しておけば、外部ベースの横方向拡散を充分におさえ
ることが可能である。
成しておけば、外部ベースの横方向拡散を充分におさえ
ることが可能である。
実施例
以下に本発明の一実施例におけるバイポーラＮＰＮ）ラ
ンジスタについて第１図を用いて説明する。第１図に示
すトランジスタは、ｎ型の半導体基板上の素子主要部の
周辺に、基板の主平面から距離人の深さで形成されたＰ
型の第１の領域１２０人Ｂと、前記素子主要部に、前記
基板の主平面から距離Ｅの深さで形成された溝部Ｇと、
前記溝部の底面から距離Ｂの深さで、少なくとも、前記
第１の領域に接して形成されｆｃ、Ｐ型の第２の領域１
４０人、 Ｂ、 Ｃト、前記第１の領域１２０人。
ンジスタについて第１図を用いて説明する。第１図に示
すトランジスタは、ｎ型の半導体基板上の素子主要部の
周辺に、基板の主平面から距離人の深さで形成されたＰ
型の第１の領域１２０人Ｂと、前記素子主要部に、前記
基板の主平面から距離Ｅの深さで形成された溝部Ｇと、
前記溝部の底面から距離Ｂの深さで、少なくとも、前記
第１の領域に接して形成されｆｃ、Ｐ型の第２の領域１
４０人、 Ｂ、 Ｃト、前記第１の領域１２０人。
Ｂと前記第２の領域１４０Ａ、Ｂ、Ｃとで形成された第
２導電型の島状の領域内に形成されたｎ型の第３の領域
１６０と全有し、溝部Ｇの深さＥと第２の領域１４０Ａ
、Ｂ、Ｃの深さＢとの和が、第１の領域１２ＯＡ、Ｂの
深さ人を越えないようにしたものである。
２導電型の島状の領域内に形成されたｎ型の第３の領域
１６０と全有し、溝部Ｇの深さＥと第２の領域１４０Ａ
、Ｂ、Ｃの深さＢとの和が、第１の領域１２ＯＡ、Ｂの
深さ人を越えないようにしたものである。
第２図は本実施例のバイポーラＮＰＮ ）ランジスタの
製造方法を説明するための工程断面図である。
製造方法を説明するための工程断面図である。
第２図ａのごとく、Ｐ型の半導体層１００上に、ｎ型の
埋込層領域１１０と約１ΩＣａ＋のｎ型のエピタキシャ
ル層１１２とを形成し、このエピタキシャル層の主平面
上に、約１６００人のシリコン窒化膜１１４を堆積し、
さらに、フォトマスク工程によって、この窒化膜を約１
・４μの福でパターンニングし、これをマスクとして外
部ベースを形成するべく、ボロンの高濃度のイオン注入
をし、注入層１１６Ａ、１ｊ６Ｂを形成し次。
埋込層領域１１０と約１ΩＣａ＋のｎ型のエピタキシャ
ル層１１２とを形成し、このエピタキシャル層の主平面
上に、約１６００人のシリコン窒化膜１１４を堆積し、
さらに、フォトマスク工程によって、この窒化膜を約１
・４μの福でパターンニングし、これをマスクとして外
部ベースを形成するべく、ボロンの高濃度のイオン注入
をし、注入層１１６Ａ、１ｊ６Ｂを形成し次。
第２図すのごとく、前述の窒化膜１１４をマスクとして
、選択酸化し、約１００人厚のシリコン酸化膜（５ｉ０
２） １３０ Ａ ＋ １３０８ ｆ形成した後この
窒化膜を除去した。この時、外部ベースとなるＰ型の半
導体領域１２ＯＡ、１２０Ｂの深さはエピタキシャル層
基板の主平面から約６０００人となった。同時に、横方
向にもボロンが拡散され、酸化膜１３０Ａ、１３０Ｂで
形成された約１．０μ幅の開口内にも、Ｐ型の領域１２
０人、１２０Ｂが形成された。又、外部ベース領域１２
ＯＡ。
、選択酸化し、約１００人厚のシリコン酸化膜（５ｉ０
２） １３０ Ａ ＋ １３０８ ｆ形成した後この
窒化膜を除去した。この時、外部ベースとなるＰ型の半
導体領域１２ＯＡ、１２０Ｂの深さはエピタキシャル層
基板の主平面から約６０００人となった。同時に、横方
向にもボロンが拡散され、酸化膜１３０Ａ、１３０Ｂで
形成された約１．０μ幅の開口内にも、Ｐ型の領域１２
０人、１２０Ｂが形成された。又、外部ベース領域１２
ＯＡ。
１２０Ｂとコレクタ領域となるｎ型エピタキシャル層１
１２の間に約１μの空乏層が成長した。
１２の間に約１μの空乏層が成長した。
第２図Ｃのごとく、酸化膜１３０Ａｙ １，３０Ｂを
マスクとして、露出した半導体エピタキシャル層を、リ
アクティブ◆イオンーエツチング（Ｒｅａｃｔｉｖｅ
Ｉｏｎ ｌｌｅｔｃｈｉｎｇ ）等の異方性のエツ
チング法にて、エツチングし、約３００゜人深さの溝部
Ｇｉ形形成た後、ボロン等のイオン注入と熱処理によっ
て、約０．２μ深さのＰ型の活性ベースとなる半導体領
域１４０ Ａ ＞ １４０ Ｂ ＋１４００を形成し
、さらに不純物を含んでいない多結晶シリコン（ポリシ
リコン）１５０を約３０００人の淳みて全面に堆積させ
た。
マスクとして、露出した半導体エピタキシャル層を、リ
アクティブ◆イオンーエツチング（Ｒｅａｃｔｉｖｅ
Ｉｏｎ ｌｌｅｔｃｈｉｎｇ ）等の異方性のエツ
チング法にて、エツチングし、約３００゜人深さの溝部
Ｇｉ形形成た後、ボロン等のイオン注入と熱処理によっ
て、約０．２μ深さのＰ型の活性ベースとなる半導体領
域１４０ Ａ ＞ １４０ Ｂ ＋１４００を形成し
、さらに不純物を含んでいない多結晶シリコン（ポリシ
リコン）１５０を約３０００人の淳みて全面に堆積させ
た。
第２図ｄのごとく、多結晶シリコン１５０中に砒素等の
高濃度のイオン注入をし、熱処理によって、この多結晶
シリコン１５０から、エミッタとなる約０・１μの深さ
のｎ型領域１６０を形成し、次いで、フォト・マスク工
程によって、多結晶シリコン１５０を電極状にパターン
ニングした。
高濃度のイオン注入をし、熱処理によって、この多結晶
シリコン１５０から、エミッタとなる約０・１μの深さ
のｎ型領域１６０を形成し、次いで、フォト・マスク工
程によって、多結晶シリコン１５０を電極状にパターン
ニングした。
以上の一連の製造工程によって、ベースの深さ方向の幅
が約０・１μコレクタ電流路の幅が約０．５μとなり、
高速性と高集積化に優れたＮＰＮ）ランジスタ構造を実
現することができた。
が約０・１μコレクタ電流路の幅が約０．５μとなり、
高速性と高集積化に優れたＮＰＮ）ランジスタ構造を実
現することができた。
発明の効果
本発明による構造と製造方法により、狭いベース幅で、
コレクタのドライブ能力に優れ、ベース抵抗の小さい、
高速性、高集積化に適したバイポーラ半導体装置を提供
することができる。
コレクタのドライブ能力に優れ、ベース抵抗の小さい、
高速性、高集積化に適したバイポーラ半導体装置を提供
することができる。
第１図は本発明の一実施例しておけるバイポーラＮＰＮ
トランジスタの構造を示す断面図、第２図ａ ％ ｄ
は同ＮＰＮ）ランジスタの製造方法を示す工程断面図、
第３図は従来の方法によるバイポーラＮＰＮ トランジ
スタの問題点を説明するための構造断面図である。 １００・・・・・・Ｐ型半導体層、１１０・・・・・・
ｎ型の埋ｉ！領域、１１２・・・・・・ｎ型エピタキシ
ャル層基板、１１４・・・・・・シリコン窒化膜、１１
６１．１１６Ｂ・・・・・・イオン注入層、１２０Ａ、
１２０Ｂｔ １４０Ａ。 １４０Ｂ、１４０Ｃ・・・・・・Ｐ型の半導体領域、１
２２・・・・・・空乏層、１３０Ａ、１３０Ｂ・・・・
・・シリコン酸化膜、１６Ｑ・・・・・・多結晶シリコ
ン、１６０・・・・・・ｎ型の半導体領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名范
１ｒＳ！Ｊ 第２図 第２ｒＸＪ
トランジスタの構造を示す断面図、第２図ａ ％ ｄ
は同ＮＰＮ）ランジスタの製造方法を示す工程断面図、
第３図は従来の方法によるバイポーラＮＰＮ トランジ
スタの問題点を説明するための構造断面図である。 １００・・・・・・Ｐ型半導体層、１１０・・・・・・
ｎ型の埋ｉ！領域、１１２・・・・・・ｎ型エピタキシ
ャル層基板、１１４・・・・・・シリコン窒化膜、１１
６１．１１６Ｂ・・・・・・イオン注入層、１２０Ａ、
１２０Ｂｔ １４０Ａ。 １４０Ｂ、１４０Ｃ・・・・・・Ｐ型の半導体領域、１
２２・・・・・・空乏層、１３０Ａ、１３０Ｂ・・・・
・・シリコン酸化膜、１６Ｑ・・・・・・多結晶シリコ
ン、１６０・・・・・・ｎ型の半導体領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名范
１ｒＳ！Ｊ 第２図 第２ｒＸＪ
Claims (2)
- （１）第１導電型の半導体基板上の素子主要部の周辺に
、基板の主平面から距離Ａの深さで形成された第２導電
型の第１の領域と、前記素子主要部に、前記基板の主平
面から距離Ｅの深さで形成された溝部と、前記溝部の底
面から距離Ｂの深さで、少なくとも、前記第１の領域に
接して形成された第２導電型の第２の領域と、前記第１
の領域と前記第２の領域とで形成された第２導電型の島
状の領域内に形成された第１導電型の第３の領域とを有
し、溝部の深さＥと第２導電型の第２の領域の深さＢと
の和が、第２導電型の第１の領域の深さＡを越えないよ
うにしたバイポーラ半導体装置。 - （２）第１導電型の半導体基板上の素子主要部の周辺に
第２導電型の第１の領域を形成する工程と、前記素子主
要部に溝部を形成する工程と、前記溝部の底面に前記第
１の領域に接する第２導電型の第２の領域を形成する工
程と、前記第１の領域と前記第２の領域とからなる第２
導電型の島状領域内に第１導電型の第３の領域を形成す
る工程とを有するバイポーラ半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136547A JPS62293674A (ja) | 1986-06-12 | 1986-06-12 | バイポ−ラ半導体装置およびその製造方法 |
| US07/564,701 US5077227A (en) | 1986-06-03 | 1990-08-08 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136547A JPS62293674A (ja) | 1986-06-12 | 1986-06-12 | バイポ−ラ半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62293674A true JPS62293674A (ja) | 1987-12-21 |
Family
ID=15177759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136547A Pending JPS62293674A (ja) | 1986-06-03 | 1986-06-12 | バイポ−ラ半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293674A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076166A (ja) * | 1983-10-03 | 1985-04-30 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-06-12 JP JP61136547A patent/JPS62293674A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076166A (ja) * | 1983-10-03 | 1985-04-30 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0689900A (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| JPS6221269A (ja) | 半導体装置およびその製造方法 | |
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| JP3104276B2 (ja) | 半導体装置の製造方法 | |
| JPH07161729A (ja) | 半導体装置の製造方法 | |
| JPH03250660A (ja) | ＢｉＣＭＯＳ型半導体装置の製造方法 | |
| JP2674613B2 (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPH06216145A (ja) | 半導体装置の製造方法 | |
| JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62285467A (ja) | バイポ−ラ半導体装置およびその製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS63232370A (ja) | 半導体装置およびその製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPS616853A (ja) | 半導体装置の製造方法 | |
| JPH0228327A (ja) | 半導体装置及びその製造方法 | |
| JPH0783025B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02135738A (ja) | 半導体装置の製造方法 | |
| JPH09237794A (ja) | バイポーラトランジスタ | |
| JPS63181458A (ja) | 半導体集積回路の製造方法 | |
| JPH0212832A (ja) | 半導体装置の製造方法 | |
| JPS61174769A (ja) | 半導体装置およびその製造方法 | |
| JPH05326538A (ja) | バイポーラ型半導体装置およびその製造方法 |