JPS6232560A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6232560A JPS6232560A JP17341785A JP17341785A JPS6232560A JP S6232560 A JPS6232560 A JP S6232560A JP 17341785 A JP17341785 A JP 17341785A JP 17341785 A JP17341785 A JP 17341785A JP S6232560 A JPS6232560 A JP S6232560A
- Authority
- JP
- Japan
- Prior art keywords
- data
- order
- latch
- latched
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title abstract 2
- 230000010365 information processing Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 5
- 239000000872 buffer Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は共通の標準バスを使用して各情報処理装置間の
データ転送を行うデータ転送方式に関する。
データ転送を行うデータ転送方式に関する。
従来のデータ転送方式においては、複数の情報処理装置
が共通の標準バスでワード長の異なるデータ転送を行な
う時、ワード長の長いデータを扱う情報処理装置がワー
ド長の短かいデータを扱う情報処理装置にデータのワー
ド長を合せることによりデータ転送を行なっていた。
が共通の標準バスでワード長の異なるデータ転送を行な
う時、ワード長の長いデータを扱う情報処理装置がワー
ド長の短かいデータを扱う情報処理装置にデータのワー
ド長を合せることによりデータ転送を行なっていた。
すなわち、ワード長が長いデータを扱う情報処理装置は
短かいデータを扱う情報処理装置に合せてデータを分割
して転送する。
短かいデータを扱う情報処理装置に合せてデータを分割
して転送する。
従って従来のデータ転送方式には、ワード長が長いデー
タを扱う情報処理装置はデータ転送の回数が増えるため
、標準バスの使用効率か悪くなるという欠点があった。
タを扱う情報処理装置はデータ転送の回数が増えるため
、標準バスの使用効率か悪くなるという欠点があった。
本発明のデータ転送方式は、従来技術の欠点を解決する
ためにワード長の短かいデータを扱う情報処理装置にデ
ータ保持用のラッチを付加し、データ転送を行なう際に
ワード長の差のデータをうッチし、最後のデータを転送
するときにラッチしたデータも共に転送し、ワード長の
長いデータを扱う情報処理装置に合せてデータ転送をす
るものである。
ためにワード長の短かいデータを扱う情報処理装置にデ
ータ保持用のラッチを付加し、データ転送を行なう際に
ワード長の差のデータをうッチし、最後のデータを転送
するときにラッチしたデータも共に転送し、ワード長の
長いデータを扱う情報処理装置に合せてデータ転送をす
るものである。
し実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
３ａは標準データバス、４ａは８ビツトのデータを扱う
Ｉ１０コントローラ、４ｂは１６ビツトのデータを扱う
メモリボードであり、３ｂはＩ１０コントローラ４ａ内
部のデータ線である。ｌａ及び１ｂはデータ保持用のラ
ッチ、２ａ及び２ｂはバッファであり、Ｉ１０コントロ
ーラ４ａ内に設置されている。
Ｉ１０コントローラ、４ｂは１６ビツトのデータを扱う
メモリボードであり、３ｂはＩ１０コントローラ４ａ内
部のデータ線である。ｌａ及び１ｂはデータ保持用のラ
ッチ、２ａ及び２ｂはバッファであり、Ｉ１０コントロ
ーラ４ａ内に設置されている。
１１０コントローラ４ａ内のラッチ１ａとバッファ２ａ
は上位８ビツトデータの転送に使用され、ラッチ１ｂと
バッファ２ｂは下位８とットデータの転送のために使用
される。
は上位８ビツトデータの転送に使用され、ラッチ１ｂと
バッファ２ｂは下位８とットデータの転送のために使用
される。
最初にＩ１０コントローラ４ａがメモリボード１ｂの１
６ビツトデータを８ビツトデータとじて読み込むときの
動作を説明する。
６ビツトデータを８ビツトデータとじて読み込むときの
動作を説明する。
メモリボード４ｂの１６ビツ１〜データはデータバス３
ａを通り、上位８ピツ１〜データはラッチ１ａにラッチ
され、下位８ビツトデータはバッファ２ｂを通り、デー
タ線３ｂを通って内部処理される。この時点でデータバ
スは未使用となり、上位８ビツトデータはＩ１０コント
ローラ４ａ内で下位８ピッｌ−データの内部処理後にデ
ータ線３ｂを通って内部処理される。
ａを通り、上位８ピツ１〜データはラッチ１ａにラッチ
され、下位８ビツトデータはバッファ２ｂを通り、デー
タ線３ｂを通って内部処理される。この時点でデータバ
スは未使用となり、上位８ビツトデータはＩ１０コント
ローラ４ａ内で下位８ピッｌ−データの内部処理後にデ
ータ線３ｂを通って内部処理される。
次にＩ１０コントローラ４ａがメモリボード４ｂに１６
とットデータを書き込むときの動作を説明する。データ
線３ｂより最初の８ビツトデータがラッチ１６に下位８
とットデータとしてラッチされるが、Ｉ１０コントロー
ラ４ａ内のためデータバスは未使用である０次の８とッ
トデータが上位８ビツトデータとしてバッファ２ａを通
るが、この時、先にラッチ１ｂにラッチしていたデータ
と合せて１６ビツトデータとしてデータバス３ａに出力
され、メモリボード４ｂにデータ書き込まれる。但し、
１６ビツトデータを転送するときはメモリのアドレスの
何番地からデータを何バイト転送するかによってデータ
の処理が異なる。前記例はメモリのスタートアドレスが
偶数番地及びデータ数が偶数のときであり、スタートア
ドレスが奇数番地及びデータ数が奇数のときはデータ転
送の最初のデータをスタートアドレスが偶数番地及びデ
ータ数が奇数のときはデータ転送の最後のデータを、ス
タートアドレスが奇数番地及びデータ数が偶数のときは
データ転送の最初と最後を８とットデータとして転送し
なければならない、この時はＩ１０コントローラ４ａの
入出力においてラッチ１ａとラッチ１ｂは扱われず上位
８ビツトデータを出力するときはバッファ２ａを、下位
８ビツトデータを入出力するときはバッファ２ｂを通し
てデータ転送する。
とットデータを書き込むときの動作を説明する。データ
線３ｂより最初の８ビツトデータがラッチ１６に下位８
とットデータとしてラッチされるが、Ｉ１０コントロー
ラ４ａ内のためデータバスは未使用である０次の８とッ
トデータが上位８ビツトデータとしてバッファ２ａを通
るが、この時、先にラッチ１ｂにラッチしていたデータ
と合せて１６ビツトデータとしてデータバス３ａに出力
され、メモリボード４ｂにデータ書き込まれる。但し、
１６ビツトデータを転送するときはメモリのアドレスの
何番地からデータを何バイト転送するかによってデータ
の処理が異なる。前記例はメモリのスタートアドレスが
偶数番地及びデータ数が偶数のときであり、スタートア
ドレスが奇数番地及びデータ数が奇数のときはデータ転
送の最初のデータをスタートアドレスが偶数番地及びデ
ータ数が奇数のときはデータ転送の最後のデータを、ス
タートアドレスが奇数番地及びデータ数が偶数のときは
データ転送の最初と最後を８とットデータとして転送し
なければならない、この時はＩ１０コントローラ４ａの
入出力においてラッチ１ａとラッチ１ｂは扱われず上位
８ビツトデータを出力するときはバッファ２ａを、下位
８ビツトデータを入出力するときはバッファ２ｂを通し
てデータ転送する。
次に本発明の一実施例の動作を第２９図及び第３図を参
照して説明する。第２図は第１図のＩ１０コントローラ
４ａがメモリボード４ｂのデータを入力するときのタイ
ミングであり、第２図（ａ）はＩ１０コンＩ・ローラ上
のタイミング図、第２図（ｂ）はデータバスのタイミン
グ図である。第２図の上位８ビツトデータと下位８ビツ
トデータはＲＤ傷信号よりデータバス３ａから入力し、
上位８ビツトデータはラッチされ下位８とットデータは
内部処理される。標準バスはこの時点で未使用になる。
照して説明する。第２図は第１図のＩ１０コントローラ
４ａがメモリボード４ｂのデータを入力するときのタイ
ミングであり、第２図（ａ）はＩ１０コンＩ・ローラ上
のタイミング図、第２図（ｂ）はデータバスのタイミン
グ図である。第２図の上位８ビツトデータと下位８ビツ
トデータはＲＤ傷信号よりデータバス３ａから入力し、
上位８ビツトデータはラッチされ下位８とットデータは
内部処理される。標準バスはこの時点で未使用になる。
続いてラッチに取り込まれている上位８とットデータが
内部処理される。
内部処理される。
第３図は第１図のＩ１０コントローラ４ａがメモリボー
ド４ｂのデータを出力するときのタイミングであり、第
３図（ａ）はＩ１０コンＩ・ローラ４ａ上のタイミング
図、第３図（ｂ）はデータバスのタイミング図である。
ド４ｂのデータを出力するときのタイミングであり、第
３図（ａ）はＩ１０コンＩ・ローラ４ａ上のタイミング
図、第３図（ｂ）はデータバスのタイミング図である。
第３７（ａ＞の下位８とットデータがラッチされ、続い
て上位８ビツトデータと共にＷＲ信号によりデータバス
３ａに出力されるが、下位８ピツＩ・データがラッチさ
れている間はデータバス３ａは未使用になる。
て上位８ビツトデータと共にＷＲ信号によりデータバス
３ａに出力されるが、下位８ピツＩ・データがラッチさ
れている間はデータバス３ａは未使用になる。
以上説明したように本発明は８ビツトデータを使用する
標準バスポードにラッチを設けることによりデータ転送
において、８ビツトデータを１６ビットデータとしてデ
ータ転送が可能となり、これによってデータ転送の回数
が減り、バスの未使用時間が増える。よって、他の情報
処理装置が使用要求した際の獲得する機会が高くなる。
標準バスポードにラッチを設けることによりデータ転送
において、８ビツトデータを１６ビットデータとしてデ
ータ転送が可能となり、これによってデータ転送の回数
が減り、バスの未使用時間が増える。よって、他の情報
処理装置が使用要求した際の獲得する機会が高くなる。
このことはシステム全体のスルーブツト向上につながる
。
。
尚、データを８ビツトと１６ビツトに想定して説明を行
なったが、データ長の差を埋める様にラッチを用意して
やることによって他の組み合せも可能である。
なったが、データ長の差を埋める様にラッチを用意して
やることによって他の組み合せも可能である。
第１図は本発明の一実施例のブロック図、第２図（ａ）
、（ｂ） 、第３図（ａ）、（ｂ）は第１図の動作を示
すタイミング図である。 ］、ａ、１ｂ・・・ラッチ、２ａ、２ｂ・・・バッファ
、３ａ・・・標準データバス、３ｂ・・・データ線、４
ａ・・・Ｉ１０コントローラ、４１〕・・・メモリボー
ド。 代理人 弁理士 内 原 昔 茅 １ 図 ｆａ、Ｉｂ−−−−−ラッ−＋ ２ ｃｌ
、 ２１）−−−−）＜ツ７ ｙ（ｂ） 茅 ２ 図 芽 ３ 図
、（ｂ） 、第３図（ａ）、（ｂ）は第１図の動作を示
すタイミング図である。 ］、ａ、１ｂ・・・ラッチ、２ａ、２ｂ・・・バッファ
、３ａ・・・標準データバス、３ｂ・・・データ線、４
ａ・・・Ｉ１０コントローラ、４１〕・・・メモリボー
ド。 代理人 弁理士 内 原 昔 茅 １ 図 ｆａ、Ｉｂ−−−−−ラッ−＋ ２ ｃｌ
、 ２１）−−−−）＜ツ７ ｙ（ｂ） 茅 ２ 図 芽 ３ 図
Claims (1)
- ワード長の異なるデータを扱う複数の情報処理装置が共
通の標準バスを用いるデータ転送方式において、ワード
長の長いデータのデータ転送に関してワード長の短かい
データを扱う前記情報処理装置にデータ保持用のラッチ
を付加し、前記情報処理装置のワード長をワード長の長
いデータを扱う情報処理装置に合せることを特徴とする
データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17341785A JPS6232560A (ja) | 1985-08-06 | 1985-08-06 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17341785A JPS6232560A (ja) | 1985-08-06 | 1985-08-06 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232560A true JPS6232560A (ja) | 1987-02-12 |
Family
ID=15960053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17341785A Pending JPS6232560A (ja) | 1985-08-06 | 1985-08-06 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232560A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010948A (ja) * | 1983-06-30 | 1985-01-21 | Ricoh Co Ltd | デ−タ伝送装置 |
-
1985
- 1985-08-06 JP JP17341785A patent/JPS6232560A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010948A (ja) * | 1983-06-30 | 1985-01-21 | Ricoh Co Ltd | デ−タ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003281074A5 (ja) | ||
| JPS6232560A (ja) | デ−タ転送方式 | |
| JPS62245467A (ja) | シンボリツク処理システムおよび方法 | |
| KR0151687B1 (ko) | 8n 비트 데이타 전달 장치 | |
| JPS6010948A (ja) | デ−タ伝送装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JPS59146266A (ja) | 符号・復号化装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| KR0174652B1 (ko) | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 | |
| JPS59229637A (ja) | デ−タ転送回路 | |
| JPH07281997A (ja) | データ転送システム | |
| JPS63113646A (ja) | メモリ制御方式 | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPH02129784A (ja) | Ｉｃカード | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPS63276941A (ja) | デ−タ転送制御方式 | |
| JPH0353388A (ja) | ２次元符号データ復号・縮小装置 | |
| JPS6289154A (ja) | 高速直列デ−タ伝送装置 | |
| JPH04178861A (ja) | データ処理装置 | |
| JPS6252893B2 (ja) | ||
| JPS62122766A (ja) | 印字処理装置 | |
| JPH0652039A (ja) | データ転送方式 | |
| JPH0236457A (ja) | データ転送方法 |