JPS6239816B2 - - Google Patents
Info
- Publication number
- JPS6239816B2 JPS6239816B2 JP56158993A JP15899381A JPS6239816B2 JP S6239816 B2 JPS6239816 B2 JP S6239816B2 JP 56158993 A JP56158993 A JP 56158993A JP 15899381 A JP15899381 A JP 15899381A JP S6239816 B2 JPS6239816 B2 JP S6239816B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- memory
- defect
- actual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明はパターン検査方法に係り、特に二つの
実パターンの映像信号を比較してパターンの良否
を判定するパターンの比較検査方法の改良に関す
る。
実パターンの映像信号を比較してパターンの良否
を判定するパターンの比較検査方法の改良に関す
る。
半導体装置の製造等に使用されるフオトマスク
を検査する装置に、フオトマスク上に整列形成さ
れている複数個の同種実パターンを、二個づつ順
次比較照合して検査するパターン表面検査装置が
ある。この方式に於ては、二個の実パターンの映
像信号同士を重ね合わせ、これら映像信号の差信
号を検出し、該差信号の有無によりパターンの良
否が判定されていた（差信号が検出されたパター
ンは不良判定される）。
を検査する装置に、フオトマスク上に整列形成さ
れている複数個の同種実パターンを、二個づつ順
次比較照合して検査するパターン表面検査装置が
ある。この方式に於ては、二個の実パターンの映
像信号同士を重ね合わせ、これら映像信号の差信
号を検出し、該差信号の有無によりパターンの良
否が判定されていた（差信号が検出されたパター
ンは不良判定される）。
しかし上記従来の方式に於ては、例えばマスク
基板上に複数の同種実パターンをステツプ・アン
ド・リピート法等により投影配列する際の、ステ
ージ送りの機械的誤差や振動等のために実パター
ン間の相対位置がずれて形成されている場合に
は、二個の実パターンの映像信号を重ね合わせた
際に、該位置ずれ部に相当する差信号が検出さ
れ、被検査実パターンはパターン内に欠陥がない
場合でも不良と判定されるという問題があつた。
基板上に複数の同種実パターンをステツプ・アン
ド・リピート法等により投影配列する際の、ステ
ージ送りの機械的誤差や振動等のために実パター
ン間の相対位置がずれて形成されている場合に
は、二個の実パターンの映像信号を重ね合わせた
際に、該位置ずれ部に相当する差信号が検出さ
れ、被検査実パターンはパターン内に欠陥がない
場合でも不良と判定されるという問題があつた。
本発明は上記問題点に鑑み、標準とする実パタ
ーンと被検査実パターン間の相対的な位置ずれに
起因する差信号即ち凝似欠陥信号をパターン内の
欠陥によつて生ずる本来の欠陥信号と区別して良
否の判定を行う比較検査方法を提供し、検査精度
を向上せしめることを目的とする。
ーンと被検査実パターン間の相対的な位置ずれに
起因する差信号即ち凝似欠陥信号をパターン内の
欠陥によつて生ずる本来の欠陥信号と区別して良
否の判定を行う比較検査方法を提供し、検査精度
を向上せしめることを目的とする。
即ち本発明は、基準とする実パターンと被検査
実パターンの映像信号パターンを重ね合わせて、
両映像信号パターンの差信号パターンを検出し、
該差信号パターンの有無により欠陥パターンを判
別するパターン検査方法に於て、上記差信号のう
ちで、基準とする映像信号パターンの対向する二
辺の同じ側にそれぞれ接し、且つ該接辺と等しい
長さを有する一様な幅の差信号パターンを、他の
差信号パターンと区別して、欠陥表示対象から除
外する工程を有することを特徴とする。
実パターンの映像信号パターンを重ね合わせて、
両映像信号パターンの差信号パターンを検出し、
該差信号パターンの有無により欠陥パターンを判
別するパターン検査方法に於て、上記差信号のう
ちで、基準とする映像信号パターンの対向する二
辺の同じ側にそれぞれ接し、且つ該接辺と等しい
長さを有する一様な幅の差信号パターンを、他の
差信号パターンと区別して、欠陥表示対象から除
外する工程を有することを特徴とする。
以下本発明を実施例について、第１図に示す本
発明の方法の一実施例に用いるパターン検査装置
に於ける主要構成ブロツク図、第２図ａ乃至ｃに
示す一実施例に於ける工程上面図及び、第３図に
示す他の一実施例に於ける工程上面図を用いて詳
細に説明する。
発明の方法の一実施例に用いるパターン検査装置
に於ける主要構成ブロツク図、第２図ａ乃至ｃに
示す一実施例に於ける工程上面図及び、第３図に
示す他の一実施例に於ける工程上面図を用いて詳
細に説明する。
本発明の方法に用いるパターン検査装置は例え
ば第１図に示すように、被検査マスク１を固定す
るステージ２、一対の光学系（顕微鏡）３ａ，３
ｂ光電変換装置を具備した一対の映像信号パター
ン形成部４ａ，４ｂ、一対の信号二値化部５ａ，
５ｂ、一対の画面メモリ形成部６ａ，６ｂ、一対
の画面メモリ外形認識部７ａ，７ｂ、メモリパタ
ーン外形比較部８、欠陥メモリ外形認識部９、欠
陥メモリ形状検査部１０、不良信号出力部１１、
出力ゲート１２を有してなつている。
ば第１図に示すように、被検査マスク１を固定す
るステージ２、一対の光学系（顕微鏡）３ａ，３
ｂ光電変換装置を具備した一対の映像信号パター
ン形成部４ａ，４ｂ、一対の信号二値化部５ａ，
５ｂ、一対の画面メモリ形成部６ａ，６ｂ、一対
の画面メモリ外形認識部７ａ，７ｂ、メモリパタ
ーン外形比較部８、欠陥メモリ外形認識部９、欠
陥メモリ形状検査部１０、不良信号出力部１１、
出力ゲート１２を有してなつている。
該装置に於ては被検査マスク１上に複数個整列
形成されている同種類のマスク実パターンが、順
次一対の光学系３ａ，３ｂに下に移動されて比較
検査がなされる。第１図はマスク実パターンＡを
基準パターンとしてマスク実パターンＢの比較検
査を行つている状態を示しており、この状態に於
て光学系３ａ，３ｂによつて投影されたマスク実
パターンＡ及びＢの光学像を、それぞれ先ず映像
信号パターン形成部４ａ，４ｂに於てアナログ映
像信号パターンに変換する。次いで該アナログ映
像信号パターンはそれぞれ信号二値化部５ａ，５
ｂを介して二値化し、画面メモリ形成部６ａ，６
ｂに於てそれぞれのパターンの画面メモリを形成
する。この状態を表わしたのが第２図ａで、図中
Maは基準となるマスクパターンＡの画面メモリ
パターン、Mbは被検査マスクパターンＢの画面
メモリパターンを示している。次いでこれら画面
メモリパターンはそれぞれ画面メモリ外形認識部
７ａ，７ｂに於てその輪郭を１〔メモリビツト〕
の幅で認識する。この状態を表わしたのが第２図
ｂで、図中Caは基準となるマスク実パターンＡ
の外形（輪郭）メモリパターン、Cbは被検査マ
スク実パターンＢの外形（輪郭）メモリパターン
を示す。次いでこれら外形メモリパターンをメモ
リパターン外形比較部８に於て重ね合わせて比較
し両外形メモリパターンCa，Cb間の差異を検出
し、その差異を欠陥と見做し、欠陥外形認識部９
に於て該欠陥の外形メモリパターンを認識する。
この状態を示したのが第２図ｃで、この際マスク
実パターンの内部には欠陥がなく、Ａ、Ｂ実パタ
ーンの相対位置がＸ方向のみに僅かにずれている
場合には、欠陥の外形メモリパターンD1，D2
は、基準とするマスクパターンＡの外形メモリパ
ターンＣAのＹ方向に向かう二辺の全域に接して
その片側に一定の幅で表われる。従つて基準外形
メモリＣAのＸ，Ｙそれぞれの方向に向く辺の長
さをｘc1，ｘc2及びｙc1，ｙc2とし、欠陥の外形パ
ターンD1，D2の長さをそれぞれｙd1，ｙd2、その
幅をｘd1，ｘd2、その間隔をｘsとすると、ｘs＝
ｘc1（但しｘc1＝ｘc2）、ｙd1＝ｙc1、ｙd2＝ｙc2、
ｘd1＝ｘd2となる。なおこれらの点は欠陥形状検
査部１０に於て、欠陥の外形メモリパターン
D1，D2と基準となるマスクパターンＡの外形メ
モリパターンCaとを対比して確認する。なお第
２図ｃには理解を容易にするために、マスク実パ
ターンＡの画面メモリMaとマスク実パターンＢ
の画面メモリMbを重ね合わせた状態が附記して
あり、D′1，D′2はそれぞれD1，D2に囲まれた領域
を示している。そして欠陥の外形メモリパターン
が上記を満足している場合には、該外形検査部１
０からゲート部１２にOFF信号を送り、既にメ
モリパターン外形比較部８からの異常の指令によ
り不良信号出力部１１から出力されている不良信
号を、該ゲート部１２に於てOFFとする。
形成されている同種類のマスク実パターンが、順
次一対の光学系３ａ，３ｂに下に移動されて比較
検査がなされる。第１図はマスク実パターンＡを
基準パターンとしてマスク実パターンＢの比較検
査を行つている状態を示しており、この状態に於
て光学系３ａ，３ｂによつて投影されたマスク実
パターンＡ及びＢの光学像を、それぞれ先ず映像
信号パターン形成部４ａ，４ｂに於てアナログ映
像信号パターンに変換する。次いで該アナログ映
像信号パターンはそれぞれ信号二値化部５ａ，５
ｂを介して二値化し、画面メモリ形成部６ａ，６
ｂに於てそれぞれのパターンの画面メモリを形成
する。この状態を表わしたのが第２図ａで、図中
Maは基準となるマスクパターンＡの画面メモリ
パターン、Mbは被検査マスクパターンＢの画面
メモリパターンを示している。次いでこれら画面
メモリパターンはそれぞれ画面メモリ外形認識部
７ａ，７ｂに於てその輪郭を１〔メモリビツト〕
の幅で認識する。この状態を表わしたのが第２図
ｂで、図中Caは基準となるマスク実パターンＡ
の外形（輪郭）メモリパターン、Cbは被検査マ
スク実パターンＢの外形（輪郭）メモリパターン
を示す。次いでこれら外形メモリパターンをメモ
リパターン外形比較部８に於て重ね合わせて比較
し両外形メモリパターンCa，Cb間の差異を検出
し、その差異を欠陥と見做し、欠陥外形認識部９
に於て該欠陥の外形メモリパターンを認識する。
この状態を示したのが第２図ｃで、この際マスク
実パターンの内部には欠陥がなく、Ａ、Ｂ実パタ
ーンの相対位置がＸ方向のみに僅かにずれている
場合には、欠陥の外形メモリパターンD1，D2
は、基準とするマスクパターンＡの外形メモリパ
ターンＣAのＹ方向に向かう二辺の全域に接して
その片側に一定の幅で表われる。従つて基準外形
メモリＣAのＸ，Ｙそれぞれの方向に向く辺の長
さをｘc1，ｘc2及びｙc1，ｙc2とし、欠陥の外形パ
ターンD1，D2の長さをそれぞれｙd1，ｙd2、その
幅をｘd1，ｘd2、その間隔をｘsとすると、ｘs＝
ｘc1（但しｘc1＝ｘc2）、ｙd1＝ｙc1、ｙd2＝ｙc2、
ｘd1＝ｘd2となる。なおこれらの点は欠陥形状検
査部１０に於て、欠陥の外形メモリパターン
D1，D2と基準となるマスクパターンＡの外形メ
モリパターンCaとを対比して確認する。なお第
２図ｃには理解を容易にするために、マスク実パ
ターンＡの画面メモリMaとマスク実パターンＢ
の画面メモリMbを重ね合わせた状態が附記して
あり、D′1，D′2はそれぞれD1，D2に囲まれた領域
を示している。そして欠陥の外形メモリパターン
が上記を満足している場合には、該外形検査部１
０からゲート部１２にOFF信号を送り、既にメ
モリパターン外形比較部８からの異常の指令によ
り不良信号出力部１１から出力されている不良信
号を、該ゲート部１２に於てOFFとする。
なお該欠陥パターンの外形検査工程に於て、マ
スク実パターンＡとＢの間にＹ方向のみの相対位
置ずれがあつた場合を示したのが第３図で、この
場合基準形外形メモリＣAの辺の長さをｘC1，ｘC
２及びｙc1，ｙc2とし、欠陥の外形パターンD3，
D4の長さをそれぞれｘd3，ｘd4、その幅をｙd3，
ｙd4、その間隔をｙsとすると、ｙs＝ｙc1、ｘd3＝
ｘc1、ｘd4＝ｘc2、ｙd3＝ｙd4となる。
スク実パターンＡとＢの間にＹ方向のみの相対位
置ずれがあつた場合を示したのが第３図で、この
場合基準形外形メモリＣAの辺の長さをｘC1，ｘC
２及びｙc1，ｙc2とし、欠陥の外形パターンD3，
D4の長さをそれぞれｘd3，ｘd4、その幅をｙd3，
ｙd4、その間隔をｙsとすると、ｙs＝ｙc1、ｘd3＝
ｘc1、ｘd4＝ｘc2、ｙd3＝ｙd4となる。
そしてピンホールや遮光膜残渣等からなる本来
の実パターン欠陥は、欠陥部の形状が上記の条件
を総べて満たすことはあり得ない。従つて本来の
欠陥を有する実パターンは、該工程に於て上記凝
似欠陥と区別して認識され、該外形検査部１０か
らゲート部１２にON信号を送り、ゲートをONし
て不良信号出力部１２からの信号を外部に出力せ
しめる。
の実パターン欠陥は、欠陥部の形状が上記の条件
を総べて満たすことはあり得ない。従つて本来の
欠陥を有する実パターンは、該工程に於て上記凝
似欠陥と区別して認識され、該外形検査部１０か
らゲート部１２にON信号を送り、ゲートをONし
て不良信号出力部１２からの信号を外部に出力せ
しめる。
上記実施例に於ては本発明の方法を行うに際し
て、実パターンの光学像をデジタル電気信号に変
換して行つたが、本発明の方法はアナログ電気信
号のままで行うこともできる。又本発明の方法は
半導体基板上に整列形成された複数個の同種実パ
ターンの比較検査にも適用できる。更に又本発明
の方法は実パターンの描画データメモリと被検査
実パターンを対比する際にも適用できる。
て、実パターンの光学像をデジタル電気信号に変
換して行つたが、本発明の方法はアナログ電気信
号のままで行うこともできる。又本発明の方法は
半導体基板上に整列形成された複数個の同種実パ
ターンの比較検査にも適用できる。更に又本発明
の方法は実パターンの描画データメモリと被検査
実パターンを対比する際にも適用できる。
以上説明したように本発明によれば基準とする
実パターンと被検査実パターンの映像信号を重ね
合わせて、両映像信号パターンの差信号パターン
を検出し、該差信号パターンの有無により欠陥パ
ターンを判定するパターン検査方法に於て、基準
とするパターンと被検査パターン間の相対位置ず
れに起因する凝似欠陥を、パターン内部の本来の
欠陥と区別して被検査パターンの良否判定を行う
ことができるので、検査精度が大幅に向上する。
また位置ずれを修正するための回路や機構が不要
であり、構成が簡単となり、さらに位置ずれが大
きい場合でも容易に適用できる。
実パターンと被検査実パターンの映像信号を重ね
合わせて、両映像信号パターンの差信号パターン
を検出し、該差信号パターンの有無により欠陥パ
ターンを判定するパターン検査方法に於て、基準
とするパターンと被検査パターン間の相対位置ず
れに起因する凝似欠陥を、パターン内部の本来の
欠陥と区別して被検査パターンの良否判定を行う
ことができるので、検査精度が大幅に向上する。
また位置ずれを修正するための回路や機構が不要
であり、構成が簡単となり、さらに位置ずれが大
きい場合でも容易に適用できる。
第１図は本発明の一実施例に用いるパターン検
査装置の主要構成ブロツク図、第２図ａ乃至ｃは
本発明の一実施例に於ける工程断面図、第３図は
他の一実施例に於ける工程断面図である。 図に於て、１は被検査マスク、２はステージ、
３ａ，３ｂは光学系（顕微鏡）、４ａ，４ｂは映
像信号パターン形成部、５ａ，５ｂは信号二値化
部、６ａ，６ｂは画面メモリ形成部、７ａ，７ｂ
は画面メモリ外形認識部、８はメモリパターン外
形比較部、９は欠陥メモリ外形認識部、１０は欠
陥メモリ形状検査部、１１は不良信号出力部、１
２は出力ゲート部、Ａは基準となるマスク実パタ
ーン、Ｂは被検査マスク実パターン、Ma，Mbは
画面メモリパターン、Caは基準パターンＡの外
形メモリパターン、Cbは被検査パターンＢの外
形メモリパターン、D1，D2，D3，D4は欠陥の外
形メモリパターン、ｘs，ｙsは外形メモリパター
ンの間隔を示す。
査装置の主要構成ブロツク図、第２図ａ乃至ｃは
本発明の一実施例に於ける工程断面図、第３図は
他の一実施例に於ける工程断面図である。 図に於て、１は被検査マスク、２はステージ、
３ａ，３ｂは光学系（顕微鏡）、４ａ，４ｂは映
像信号パターン形成部、５ａ，５ｂは信号二値化
部、６ａ，６ｂは画面メモリ形成部、７ａ，７ｂ
は画面メモリ外形認識部、８はメモリパターン外
形比較部、９は欠陥メモリ外形認識部、１０は欠
陥メモリ形状検査部、１１は不良信号出力部、１
２は出力ゲート部、Ａは基準となるマスク実パタ
ーン、Ｂは被検査マスク実パターン、Ma，Mbは
画面メモリパターン、Caは基準パターンＡの外
形メモリパターン、Cbは被検査パターンＢの外
形メモリパターン、D1，D2，D3，D4は欠陥の外
形メモリパターン、ｘs，ｙsは外形メモリパター
ンの間隔を示す。
Claims (1)
- １ 基準とする実パターンと被検査実パターンの
映像信号パターンを重ね合わせて、両映像信号パ
ターンの差信号パターンを検出し、該差信号パタ
ーンの有無により欠陥パターンを判定するパター
ン検査方法に於て、上記差信号パターンのうち
で、基準とする映像信号パターンの対向する二辺
の同じ側にそれぞれ接し、且つ該接辺と等しい長
さを有する一様な幅の一対の差信号パターンを、
他の差信号パターンと区別して欠陥表示対象から
除外する工程を有することを特徴とするパターン
検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158993A JPS5860538A (ja) | 1981-10-06 | 1981-10-06 | パタ−ン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158993A JPS5860538A (ja) | 1981-10-06 | 1981-10-06 | パタ−ン検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860538A JPS5860538A (ja) | 1983-04-11 |
| JPS6239816B2 true JPS6239816B2 (ja) | 1987-08-25 |
Family
ID=15683872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56158993A Granted JPS5860538A (ja) | 1981-10-06 | 1981-10-06 | パタ−ン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860538A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132129A (ja) * | 1983-01-19 | 1984-07-30 | Hitachi Ltd | 欠陥検査装置 |
| JPS62113436A (ja) * | 1985-11-13 | 1987-05-25 | Toshiba Corp | 半導体ペレツトの外観検査方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50127574A (ja) * | 1974-03-27 | 1975-10-07 | ||
| JPS6043657B2 (ja) * | 1975-08-22 | 1985-09-30 | 株式会社日立製作所 | 物体状態検査方法 |
-
1981
- 1981-10-06 JP JP56158993A patent/JPS5860538A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5860538A (ja) | 1983-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998334B2 (ja) | 欠陥検査方法 | |
| US4547895A (en) | Pattern inspection system | |
| JPH0835936A (ja) | プリント回路基板の自動光学検査装置における歪み補正方法及び装置 | |
| JPH0750664B2 (ja) | レチクルの検査方法 | |
| US4778745A (en) | Defect detection method of semiconductor wafer patterns | |
| JPS6239816B2 (ja) | ||
| JPS6043657B2 (ja) | 物体状態検査方法 | |
| JP3207931B2 (ja) | 画像検査装置 | |
| JPH09147107A (ja) | 画像位置評価方法およびその装置 | |
| EP0066466B1 (en) | Photomask and method of testing it | |
| JPH0617778B2 (ja) | パタ−ン欠陥検出方法及びその装置 | |
| JPH0145735B2 (ja) | ||
| JP4554635B2 (ja) | パターン検査装置、パターン検査方法及びプログラム | |
| JPH06232229A (ja) | 欠陥検査方法及びその装置 | |
| JP2655477B2 (ja) | ウェーハ外観検査装置 | |
| JPS6061604A (ja) | パタ−ン検査装置 | |
| JPH0617875B2 (ja) | パターン検査方法およびその装置 | |
| Inoue et al. | Image sensing method and defect detection algorithm for a 256-Mbit and 1-Gbit DRAM mask inspection system | |
| JP3684707B2 (ja) | レチクルパターン検査方法 | |
| JPH0561578B2 (ja) | ||
| JPS60143704A (ja) | パタ−ンの欠陥検査方法 | |
| JPH0417361B2 (ja) | ||
| JPS5974627A (ja) | フオトマスクの検査方法及び装置 | |
| JPH0564857B2 (ja) | ||
| JPS60154104A (ja) | パタ−ン欠陥検査方法及び装置 |