JPS6251499B2 - - Google Patents
Info
- Publication number
- JPS6251499B2 JPS6251499B2 JP56194697A JP19469781A JPS6251499B2 JP S6251499 B2 JPS6251499 B2 JP S6251499B2 JP 56194697 A JP56194697 A JP 56194697A JP 19469781 A JP19469781 A JP 19469781A JP S6251499 B2 JPS6251499 B2 JP S6251499B2
- Authority
- JP
- Japan
- Prior art keywords
- external
- electrode
- electrodes
- pieces
- filler metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
この発明は、外部端子として引出された外部電
極と内部電極との接続を改良した半導体装置に関
する。
極と内部電極との接続を改良した半導体装置に関
する。
ダイオード、サイリスタ、トライアツクなどの
半導体装置では、絶縁基板上に装着された半導体
ペレツトから各極の内部電極が出され、これらの
内部電極に外部電極が接続され引出されている。
半導体装置では、絶縁基板上に装着された半導体
ペレツトから各極の内部電極が出され、これらの
内部電極に外部電極が接続され引出されている。
半導体装置としてトライアツクの場合について
説明する。
説明する。
従来の半導体装置は第１図に斜視図で示すよう
になつていた。図はトライアツクの場合を示し、
１はアルミナなどからなる絶縁基板で、鉄材又は
銅材からなる放熱板２にはんだなどで接着されて
いる。放熱板２には取付け穴２ａがあけられてあ
る。絶縁基板１上面には各電極に対す個所にメタ
ライズ層３が施されてある。４はT2外部電極
で、メタライズ層３上に共にはんだ付けされた
T2内部電極５にはんだ接合されてある。６はT1
外部電極で７はＧ外部電極であり、それぞれ各メ
タライズ層３上はんだ付けされ引出されてある。
これら各外部電極４，６，７は黄銅材又は銅材な
ど導電金属からなり、外部端子を形成する。８は
T2内部電極５上にはんだ接合された半導体ペレ
ツト、９は銅材などからなり半導体ペレツト８と
T1外部電極６とをはんだ付け接続するT1内部電
極、１０は銅材などからなり半導体ペレツト８と
Ｇ外部電極７とをはんだ付け接続するＧ内部電極
である。
になつていた。図はトライアツクの場合を示し、
１はアルミナなどからなる絶縁基板で、鉄材又は
銅材からなる放熱板２にはんだなどで接着されて
いる。放熱板２には取付け穴２ａがあけられてあ
る。絶縁基板１上面には各電極に対す個所にメタ
ライズ層３が施されてある。４はT2外部電極
で、メタライズ層３上に共にはんだ付けされた
T2内部電極５にはんだ接合されてある。６はT1
外部電極で７はＧ外部電極であり、それぞれ各メ
タライズ層３上はんだ付けされ引出されてある。
これら各外部電極４，６，７は黄銅材又は銅材な
ど導電金属からなり、外部端子を形成する。８は
T2内部電極５上にはんだ接合された半導体ペレ
ツト、９は銅材などからなり半導体ペレツト８と
T1外部電極６とをはんだ付け接続するT1内部電
極、１０は銅材などからなり半導体ペレツト８と
Ｇ外部電極７とをはんだ付け接続するＧ内部電極
である。
上記従来の装置の各部品のはんだ接合による組
立てには、各部品間にろう材片をはさみ、水素ふ
ん囲気中で一度にろう付け接合している。
立てには、各部品間にろう材片をはさみ、水素ふ
ん囲気中で一度にろう付け接合している。
上記従来装置では、T1外部電極６とT1内部電
極９との間、及びＧ外部電極７とＧ内部電極１０
との間にそれぞれろう材片をはさみろう付け接合
していて、作業工程がそれだけ複雑となり、自動
化を阻害し、作業能率を非常に低下させ量産化が
困難であつた。また、はさみ込むろう材片数が多
く、手間がかかり価格が高くなつていた。
極９との間、及びＧ外部電極７とＧ内部電極１０
との間にそれぞれろう材片をはさみろう付け接合
していて、作業工程がそれだけ複雑となり、自動
化を阻害し、作業能率を非常に低下させ量産化が
困難であつた。また、はさみ込むろう材片数が多
く、手間がかかり価格が高くなつていた。
この発明は、内部電極と外部電極との接続を、
絶縁基板上に施してある外部電極箇所のメタライ
ズ層上にろう材片を置き、このろう材片上に外部
電極と内部電極とを並べて載せ、それぞれろう材
で溶着することにより、双方が間につながるろう
材により接続され、作業工程が簡略化され、自動
化が容易となり、作業能率が向上し、量産化する
ことができ、ろう材片数が減少される半導体装置
を提供することを目的としている。
絶縁基板上に施してある外部電極箇所のメタライ
ズ層上にろう材片を置き、このろう材片上に外部
電極と内部電極とを並べて載せ、それぞれろう材
で溶着することにより、双方が間につながるろう
材により接続され、作業工程が簡略化され、自動
化が容易となり、作業能率が向上し、量産化する
ことができ、ろう材片数が減少される半導体装置
を提供することを目的としている。
第２図はこの発明の一実施例による半導体装置
を示すトライアツクの場合の斜視図であり、１〜
８，２ａは上記従来装置と同一のものである。絶
縁基板１上面に、T1外部電極６とＧ外部電極７
の箇所に対し施されてある各メタライズ層３上
に、それぞれろう材片２１を置く。一方のろう材
片２１上にT1外部電極６とT1内部電極２２とを
小さいすき間で並べて載せる。このT1内部電極
の他方側は半導体ペレツト８上に載せてある。他
方のろう材片２１上にＧ外部電極７とＧ内部電極
２３とを比較的小さいすき間で並べて載せる。こ
れらろう材片２１の箇所以外の各部品間には、上
記従来装置と同様にそれぞれろう材片がはさまれ
てあり、水素ふん囲気中で一度にろう付け接合さ
れる。
を示すトライアツクの場合の斜視図であり、１〜
８，２ａは上記従来装置と同一のものである。絶
縁基板１上面に、T1外部電極６とＧ外部電極７
の箇所に対し施されてある各メタライズ層３上
に、それぞれろう材片２１を置く。一方のろう材
片２１上にT1外部電極６とT1内部電極２２とを
小さいすき間で並べて載せる。このT1内部電極
の他方側は半導体ペレツト８上に載せてある。他
方のろう材片２１上にＧ外部電極７とＧ内部電極
２３とを比較的小さいすき間で並べて載せる。こ
れらろう材片２１の箇所以外の各部品間には、上
記従来装置と同様にそれぞれろう材片がはさまれ
てあり、水素ふん囲気中で一度にろう付け接合さ
れる。
こうして、T1外部電極６とT1内部電極２２と
が間のろう材を介して接続され、また、Ｇ外部電
極７とＧ内部電極２３とが間のろう材を介して接
続される。この場合、主電流が流れるT1外部電
極６とT1内部電極２２の間隔ｔは、特に注意を
要する点であり、ｔは0.5mm以下にしておく必要
がある。間隔ｔを大きくすると、大電流領域にお
いて電圧降下が大きくなり、大電流を流すことが
不可能となる。
が間のろう材を介して接続され、また、Ｇ外部電
極７とＧ内部電極２３とが間のろう材を介して接
続される。この場合、主電流が流れるT1外部電
極６とT1内部電極２２の間隔ｔは、特に注意を
要する点であり、ｔは0.5mm以下にしておく必要
がある。間隔ｔを大きくすると、大電流領域にお
いて電圧降下が大きくなり、大電流を流すことが
不可能となる。
このように、絶縁基板１上のメタライズ層３上
に置いたろう材片２１により、この上に載せた外
部電極と内部電極とをろう付けし接続してあり、
作業工程が簡略化され自動化が容易となる。
に置いたろう材片２１により、この上に載せた外
部電極と内部電極とをろう付けし接続してあり、
作業工程が簡略化され自動化が容易となる。
なお、上記実施例では半導体装置としてトライ
アツクの場合について説明したが、ダイオード、
サイリスタなどの場合にも適用できるものであ
る。
アツクの場合について説明したが、ダイオード、
サイリスタなどの場合にも適用できるものであ
る。
以上のように、この発明によれば、外部電極と
内部電極を絶縁基板上のメタライズ層上のろう材
片上に並べ、ろう付けして接続したので、作業工
程が簡単となり、自動化が容易になり、作業能率
が向上し、量産化ができ、ろう材片数が減少し、
価格が低下される。
内部電極を絶縁基板上のメタライズ層上のろう材
片上に並べ、ろう付けして接続したので、作業工
程が簡単となり、自動化が容易になり、作業能率
が向上し、量産化ができ、ろう材片数が減少し、
価格が低下される。
第１図は従来の半導体装置を示すトライアツク
の斜視図、第２図はこの発明の一実施例による半
導体装置を示すトライアツクの斜視図である。 １……絶縁基板、３……メタライズ層、４……
T2外部電極、５……T2内部電極、６……T1外部
電極、７……Ｇ外部電極、８……半導体ペレツ
ト、２１……ろう材片、２２……T1内部電極、
２３……Ｇ内部電極。なお、図中同一符号は同一
又は相当部分を示す。
の斜視図、第２図はこの発明の一実施例による半
導体装置を示すトライアツクの斜視図である。 １……絶縁基板、３……メタライズ層、４……
T2外部電極、５……T2内部電極、６……T1外部
電極、７……Ｇ外部電極、８……半導体ペレツ
ト、２１……ろう材片、２２……T1内部電極、
２３……Ｇ内部電極。なお、図中同一符号は同一
又は相当部分を示す。
Claims (1)
- １ 絶縁基板上に施された複数箇所のメタライジ
ング層上にそれぞれろう材片が置かれ、これらの
ろう材片上にそれぞれ同極の外部電極と内部電極
とが並べて配置され、上記各ろう材片の加熱溶融
により上記各同極の外部電極及び内部電極がそれ
ぞれ接合され、双方間がろう材により接続されて
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194697A JPS5893361A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194697A JPS5893361A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893361A JPS5893361A (ja) | 1983-06-03 |
| JPS6251499B2 true JPS6251499B2 (ja) | 1987-10-30 |
Family
ID=16328762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194697A Granted JPS5893361A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893361A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033441U (ja) * | 1983-08-11 | 1985-03-07 | 富士電機株式会社 | 半導体装置 |
-
1981
- 1981-11-30 JP JP56194697A patent/JPS5893361A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5893361A (ja) | 1983-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2504610B2 (ja) | 電力用半導体装置 | |
| US3199004A (en) | Connections in semiconductor devices | |
| USRE27934E (en) | Circuit structure | |
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| EP0015053A1 (en) | A method of manufacturing a semi-conductor power device assembly and an assembly thereby produced | |
| KR19980018524A (ko) | 최소한 한 금속-적층을 가진 기판의 제조방법 및 프린트기판과 그의 적용 | |
| JPS6251499B2 (ja) | ||
| US3619731A (en) | Multiple pellet semiconductor device | |
| JP6690017B2 (ja) | 熱電モジュール | |
| JPH0777288B2 (ja) | プリント回路基板 | |
| US5532517A (en) | Hybrid integrated circuit device with heat suppression means provided in the vicinity of solder bonding areas | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| US5506447A (en) | Hybrid integrated circuit | |
| JPH0621110A (ja) | 半導体チップの組立治具 | |
| JPH0325965A (ja) | 半導体装置 | |
| JPS629722Y2 (ja) | ||
| US3325701A (en) | Semiconductor device | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JPH0369149B2 (ja) | ||
| JPH0247109B2 (ja) | ||
| KR810001418Y1 (ko) | 반도체 장치 | |
| JPH0131689B2 (ja) |