JPS6284312A - デイジタル式速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は被制御体の回転速度を制御するディジタル式速
度制御装置に関するものである。

従来の技術 ディジタル式速度制御装置として先に特願昭６９−２１
５４０３号明細書に示されるものを提案している。

第４図はこのディジタル式速度制御装置のブロック図を
示すものであり、１は被制御体（モータまたはモータに
より駆動される回転体であシ、以下モータと記す）、２
はモータ１の回転数を検出する周波数発電機（以下ＦＧ
と記す）、３はクロックパルスＣＫ１を用いてＦＧ２の
出力であるＦＧ倍信ＳＦＧをディジタル的に周波数弁別
（速度比較）し速度誤差情報（以下速度エラーと記す）
Ｄｌを検出するディジタル式速度比較手段、４は速度エ
ラーＤ１　を入力とし、これにディジタル的な処理を施
こすディジタルフィルタ、６はディジタルフィルタ４の
出力Ｄ２に基づいてモータ１を駆動する駆動手段、６は
速度比較手段３の速度比較状態を検出する状態検出手段
であり、検出出力Ｓ１によシディジタルフィルタ４を制
御する。

第６図、第６図は速度比較手段３の動作説明に供する波
形図である。

通常、速度比較手段３では第５図に示すような台形波Ｓ
、２をディジタル的に作成している。即ち、速度比較手
段３はＭビットの２進カウンタで形成し、その下位Ｎビ
ットから出力を得る構成とする。クロックパルスＣＫ１
　を用いてＦＧ倍信ＳＦＧから作成したプリセットパル
ス５ＰＲ（第６図参照）で２進カウンタに計数初期値Ｎ
Ｐをプリセントする。２進カウンタの出力をデコードし
て計数値ＮＨ，ＮＬを表わす信号５ＮＨ２ＳＮＬを作成
し、台形波ＳＴＺ　の”Ｈ”レベル期間イと″Ｌルベル
期間・・及び下位Ｎビットの出力を得る傾斜期間口とを
作成する。ＮＣは傾斜期間口の中心値を表わす計数値２
Ｎ−１であり、ＮＰからＮＣまでの期間が速度比較手段
３の基準時間Ｔ、であシ、これが速度基準である。この
ようにして作成した台形波ＳＴ□　からＦＧ倍信ＳＦＧ
　に比例したディジタル速度エラーＤ１　　を得ること
ができる。

次に、第６図により速度制御の動作を説明する。

速度比較手段３ではクロックパルスＣＫ１　を用いてＦ
Ｇ倍信ＳＦＧからタイミング的に先行したラッチパルス
ＳＬＡ　と後行したブリセラトノ（ルスＳＰＲとを作成
し、プリセットパルスＳＰＲを基にして台形波ＳＴＺ　
を作成する。そして、プリセットする直前の台形波ＳＴ
Ｚ　をラッチノ（ルスＳＬＡでラッチ（サンプルホール
ド）することによりディジタル速度エラーＤ１　を得て
いる。ここに、期間Ａ、Ｂ、ＣはＦＧ倍信ＳＦＧの周期
が基準周期Ｔ工に対して大きい場合２等しい場合、小さ
い場合の３状態を示し、ＴＦＧ＞Ｔ□の場合は得られる
速度エラーＤ１　は″Ｌルベルであり加速指令を発し、
ＴＦＧ”Ｔｉの場合は中心値２Ｎ−１で定速指令を発し
、”ＦＧ＜Ｔｉの場合は“Ｈ”レベルで減速指令を発す
る。、これにより、モータ１は期間ＡまたはＣの加速ま
たは減速期間を経て期間Ｂの定速回転制御に移行する。

しかし、実際にはディジタルフィルタ４が介在しており
、このフィルタの過渡応答のために起動や速度切換え等
での速度引込みが即行なわれず、引込みに多大の時間を
要する。

状態検出手段６はこの問題点を解消するためのものであ
り、速度比較手段３の動作状態４２口、−・を検出し、
検出出力Ｓ１　によりディジタルフィルタ４を制御して
いる。即ち、動作状態がイ、・・のときはフィルタ４の
直接出力をカットし、代わりに速度エラーＤ１　　と等
価な出力をフィルタ出力Ｄ２とし、かつフィルタ４を中
心値２Ｎ″″１にセットしておく。そして、動作状態口
へ移行した時点からこのセット動作を解除し、フィルタ
として機能させるように構成している。このような構成
にすれば、起動や速度切換え等の過渡期間イ、ノ・では
加速、減速をスムーズに行なうことができ、傾斜期間口
に移行した後はフィルタ４を定常状態に近い状態から動
作させることができ、速度引込みに要する時間を短縮す
ることができる。

発明が解決しようとする問題点 しかしながら上記のような構成では、定常動作における
ディジタルフィルタ４の出力Ｄ２が中心値２Ｎ−１から
ずれるに従って、傾斜期間口に入ってからの過渡応答に
要する時間が長くなり、速度引込み時間が長くなる問題
点があった。特に、モータ１の速度をモード指令に応じ
て多段切換えする場合において顕著である。

本発明はかかる点に鑑み、モータの速度を多段切換えす
る場合などでディジタルフィルタ４の定常動作出力Ｄ２
がそれぞれ異なる値であっても、速度引込み時間を短縮
できるディジタル式速度制御装置を提供することを目的
とする。

問題点を解決するだめの手段 本発明は、被制御体の速度誤差情報をディジタル的に検
出する速度比較手段と、前記速度比較手段の出力をディ
ジタル的に処理するディジタルフィルタト、前記ディジ
タルフィルタの出力を記憶するメモリ手段と、前記メモ
リ手段の出力を前記ディジタルフィルタにプリセットす
るか否かの切換えを行なう状態切換手段とを具備したデ
ィジタル式速度制御装置である。

作　　用 本発明は前記した構成により、各モード毎のディジタル
フィルタの定常動作出力をメモリ手段に記憶しておき、
状態切換手段によシメモリ手段の出力をディジタルフィ
ルタにプリセットするか否かの切換えを行なうことによ
り、モータを第１の速度から第２の速度に切換える場合
において、スムーズな加速、減速及び速度引込みができ
るようにしたものである。従って、単にフィルタを中心
値２Ｎ−１に設定して速度引込みを行なうものと異なり
、どのモードにあっても速度引込み時間の短縮が可能で
ある。

実施例 第１図は本発明の実施例におけるディジタル式速度制御
装置のブロック図である。第１図において１〜６は第４
図に示す装置の構成要素と同一であり、分周手段７．状
態切換手段８．メモリ手段９を備えた点が異なる。分周
手段７はモーターを第１．第２．第３．・・・・・・の
速度に切換えるための手段であシ、モード指令信号Ｓ２
に応じて分周比を切換えてＦＧ倍信号ＦＧ　を分周する
ことにより達成できる。即ち、Ｎ倍の速度にする場合は
分周比をＮとし、ＦＧ倍信号ＦＧ　を１／Ｎに分周する
。

このとき、速度比較手段３の基準時間Ｔｉは一定とする
ので、ＦＧ倍信号ＦＧ　はＮ倍となり、モーターの速度
もＮ倍となる。なお、基準時間Ｔ、をモード指令信号Ｓ
２に応じて切換えることで、同様の速度切換えができる
ことは言うまでもない。

状態切換手段８は状態検出手段６の状態検出信号Ｓ　と
モーターの起動／停止切換信号Ｓ３を入力し、状態切換
信号Ｓ４を出力する。メモリ手段９は書込み状態でディ
ジタルフィルタ４の出力Ｄ２を記憶し、読出し状態で記
憶内容を出力Ｄ３する。

第２図は第１図の動作説明に供するだめの波形図である
。信号８１〜Ｓ４は第１図と対応しており、モード指令
信号Ｓ２は時刻ｔ１　でモードＡ。からモードＡ１　に
切換えられ、時刻ｔ３ではモードＡ２に、時刻１６，１
７．１９ではそれぞれモードＡ３゜Ａ４．Ａｏに切換え
られる。ここで、モードＡＯはモータ１の停止モードを
示し、起動／停止切換信号Ｓ３はり、モードＡ１．Ａ２
．Ａ３．Ａ４は第１．第２、第３．第４の速度を表わす
モードであり、信号Ｓ３はＨとなる。しかるに、状態検
出信号Ｓ１は、時刻ｔ２でＬからＨ，ｔ３でＨからＬ　
、　ｔ４／でＬからＨ，ｔ６でＨからり、ｔ６でＬから
Ｈ９ｔ７でＨからＬ　、　ｔ８でＬからＨ，ｔｌ。でＨ
からＬに変化する。即ち、期間ｔ１〜ｔ２はモータ１の
起動時間であり、期間ｔ３〜１４．１６〜１６．１７〜
ｔ８は速度切換えの過渡期間である。また、期間ｔ９〜
ｔ、。はモータ１への停止指令が発せられてから、速度
比較手段３が傾斜期間口を脱するまでの時間である。さ
らに、状態切換信号Ｓ４は、起動／停止切換信号Ｓ３が
ＨからＬに変化するタイミング（時刻１９）でＨからＬ
に変化する以外は、状態検出信号Ｓ１　　と同じ変化を
する信号である。状態切換信号Ｓ４がＬの第１の状態の
ときはメモリ手段９を読出し状態、ディジタルフィルタ
４をプリセット状態にして、メモリ出力Ｄ３をディジタ
ルフィルタ４にプリセットすると共にフィルタ出力Ｄ２
を速度エラーＤ１　　と等価な出力に切換えて駆動手段
５に供給する。一方、状態切換信号Ｓ４がＨの第２の状
態のときはメモリ手段９を書込み状態、ディジタルフィ
ルタ４を通常の動作状態としてフィルタ出力Ｄ２を駆動
手段５に供給し、メモリ手段９にディジタルフィルタ４
の出力Ｄ２を５ｅＷｔｉせてメモリ内容のリフレッシュ
を行なう。

分周手段７及びメモリ手段９はモード指令信号Ｓ２に応
じて分局比、アドレスが設定されるから、期間ｔ１〜ｔ
２では、メモリ手段９のアドレスＡ１の読出し出力Ｄ３
をディジタルフィルタ４にプリセットし、フィルタ出力
をＤ２＝Ｄ１として起動を行ない、時刻ｔ２でディジタ
ルフィルタ４を通常の動作に戻して書込み状態とする。

次に、時刻ｔ３でＡ１　からＡ２のモードに切換えられ
ると切換信号Ｓ４はＨからＬになり、アドレスＡ　には
時刻ｔ３の直前のディジタルフィルり４の出力Ｄ２が記
憶されて残る。

そして期間ｔ３〜ｔ４では、メモリ手段９のアドレスＡ
２の読出し出力Ｄ３をディジタルフィルタ４にプリセッ
トし、フィルタ出力をＤ２−Ｄｌとして速度切換えの加
速または減速を行ない、時刻ｔ４でディジタルフィルタ
４を通常の動作に戻して書込み状態とする。

以降時刻ｔ５でＡ２からＡ３のモードに切換えられると
切換信号Ｓ４はＨからＬになり、アドレス入力ニは時Ｎ
ｔ５の直前のディジタルフィルタ４の出力Ｄ２が記憶さ
れて残る。

以下同様にしてＡ３からＡ４．Ａ４からＡｏへのモード
切換がなされる。

このようＫすれば、各モードにおける起動または加速、
減速の過渡状態から定常状態への速度引込みを即行なう
ことができ、引込み時間の短縮が計れる。

なお、メモリ手段９は一度記憶した内容をリフレッシュ
せずに用いる構成としても構わない。

第３図は本発明の構成要素であるディジタルフ−）Ｄｌ
　　と所定値２　　との差の絶対値に比例した周波数の
出力をクロックパルスＣＫ２　を分周して作成する分周
手段、１１は分周手段１ｏの出力Ｓ６をクロック入力（
ＣＫ）とし、入力ディジタル信号Ｄ１の最上位ビットの
信号Ｓ６をアップダウン切換人力（Ｕ／Ｄ　）とし、状
態切換信号Ｓ４をプリセットパルス入力（ＰＲ）とする
アップダウン（ＵＤ）カウンタ、１２は状態切換信号Ｓ
４（まタコ媚験出信号Ｓ１）によりＵＤカウ／り１１の
出力Ｄ４からＤｌ　　と等価な出力かの一方を選択的に
切換えて出力する出力切換手段、１３は入力ディジタル
信号Ｄ１　に係数を乗じる乗算手段、１４は出力切換手
段の出力Ｄ６と乗算手段の出力Ｄ６を加算する加算手段
から成り、加算手段１４からフィルタ出力Ｄ２を得てい
る。また、９は第１図のメモリ手段であり、モード指令
信号Ｓ２をアドレス入力（Ａｎ）とし、状態切換信号Ｓ
４を読出し／書込み切換信号（Ｒ／Ｗ）とする。

係る構成のディジタルフィルタは分周手段１０゜ＵＤカ
ウ／り１１２乗算手段１３．加算手段１４を基本構成要
素とする比例積分回路であり、速度制御装置に好適なフ
ィルタ特性を有している。そして、状態切換信号Ｓ４に
よるＵＤカウンタ１１゜出力比換手段１２及びメモリ手
段９の状態切換えは以下の如く行なう。第２図に示すよ
うに切換信号Ｓ４がＬの第１の状態のときは、メモリ手
段９を読出し状態、ＵＤカウンタ１１をプリセット状態
とし、メモリ出力Ｄ３をＵＤカウ／り１１にプリセット
する。また、出力切換手段１２はカウンタ出力Ｄ４をカ
ットし、代わりに入力ディジタル信号Ｄ１またはＤｌ　
　と等価な信号を出力Ｄ５として加算手段１４に供給す
る。次に、切換信号Ｓ４からＨの第２の状態のときは、
メモリ手段９を書込み状態、ＵＤカウンタ１１をプリセ
ット解除ノ状態、出力切換手段１２はカウンタ出力Ｄ４
を出力して加算手段１４に供給する状態とし、通常のデ
ィジタルフィルタとして機能するように切換える。ここ
で、メモリ手段９はモード指令信号Ｓ２によリアドレス
設定され、各モードの定常動作時のカウンタ出力Ｄ４を
記憶させることができるので、第１図で説明したフィル
タ出力Ｄ２を記憶させる動作を等節約に行なうことがで
きる。

なお、ディジタルフィルタ４は第３図の具体回路例に限
定されるものでないこともちろんである。

さらに、上記説明では速度制御装置への適用例をを示し
たが、モータ１の回転位相を制御する位相制御装置への
適用も同様にできることは言うまでもない。

発明の詳細 な説明したように本発明によれば、速度制御系の構成要
素であるディジタルフィルタの定常動作出力を各モード
毎にメモリ手段に記憶させておき、この記憶したメモリ
出力を再度デイジタルフィルタに戻すことにより、モー
タの起動または速度切換え等に於ける速度引込みを極め
て短時間に行なうことができ、その実用的効果は大きい
。

【図面の簡単な説明】

第１図は本発明における実施例のディジタル速度制御装
置のブロック図、第２図は同実施例の動作波形図、第３
図は本発明の構成要素であるディジタルフィルタの具体
回路例を示すブロック図、第４図は先に提案したディジ
タル式速度制御装置のブロック図、第５図、第６図は同
装置の動作波形図である。 ３・・・・・・速度比較手段、４・・・・・−ディジタ
ルフィルタ、６・・・・・・状態検出手段、７・・・・
・・分周手段、８・・・・・・状態切換手段、９・・・
・メモリ手段。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第２図 第３図 第５図 第６図

Claims (3)

【特許請求の範囲】
1. （１）被制御体の速度誤差情報をディジタル的に検出す
   る速度比較手段と、前記速度比較手段の出力をディジタ
   ル的に処理するディジタルフィルタと、前記ディジタル
   フィルタの出力を記憶するメモリ手段と、前記メモリ手
   段の出力を前記ディジタルフィルタにプリセットするか
   否かの切換えを行なう状態切換手段とを具備したことを
   特徴とするディジタル式速度制御装置。
2. （２）状態切換手段によりメモリ手段の読出し／書込み
   の切換えを行なう構成としたことを特徴とする特許請求
   の範囲第１項記載のディジタル式速度制御装置。
3. （３）状態切換手段は速度比較手段の速度比較状態を検
   出した状態検出信号と起動／停止切換信号とにより状態
   切換信号を作成する構成とし、前記状態切換信号が第１
   の状態のときは前記メモリ手段の読出し出力を前記ディ
   ジタルフィルタにプリセットすると共に前記ディジタル
   フィルタの後段への接続をカットし、前記速度比較手段
   の出力またはそれと等価な出力を後段に供給する構成と
   し、第２の状態のときは前記メモリ手段を書込み状態と
   し、かつ前記ディジタルフィルタを通常動作させて後段
   への出力供給を行なう構成とすることを特徴とする特許
   請求の範囲第１項または第２項記載のディジタル式速度
   制御装置。