JPS6318721A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPS6318721A JPS6318721A JP16180186A JP16180186A JPS6318721A JP S6318721 A JPS6318721 A JP S6318721A JP 16180186 A JP16180186 A JP 16180186A JP 16180186 A JP16180186 A JP 16180186A JP S6318721 A JPS6318721 A JP S6318721A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- circuit
- signal
- frequency division
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は,一の入力信号から分周比の異なった出力信号
を得る場合に適用して好適な信号処理回路に関し,%に
ブリスケーラ.プログラマプルカウンタ等に用いて有効
な技術に量子る。
を得る場合に適用して好適な信号処理回路に関し,%に
ブリスケーラ.プログラマプルカウンタ等に用いて有効
な技術に量子る。
セルラー無線機,FM受信機等には,グリスケーラが使
用されている。上記プリスケーラ、更にプログラマブル
カウンタは、所定周波数の入力信号から分周された周波
数の出力信号を得るものであり、分周比が一定の場合と
可変される場合とがある。また、分周比が犬の場合は、
分周比の異なる複数の分周回路を設け、段階的に分周し
て所望の分周比を得ることもある。
用されている。上記プリスケーラ、更にプログラマブル
カウンタは、所定周波数の入力信号から分周された周波
数の出力信号を得るものであり、分周比が一定の場合と
可変される場合とがある。また、分周比が犬の場合は、
分周比の異なる複数の分周回路を設け、段階的に分周し
て所望の分周比を得ることもある。
なお、上記プリスケーラ、プログラマブルカウンタの一
例は、rFMチューナ・マニュアル」(昭和54年9月
1日再版1刷発行、発行所ラジオ技術社、p189)に
記載されている。その概要は、vCOから発掘した周波
数信号を17Mに分周し、更にプログラマブルカウンタ
によつて1/Nに分周するものである。上記分周比Nは
可変し得るように構成されている。
例は、rFMチューナ・マニュアル」(昭和54年9月
1日再版1刷発行、発行所ラジオ技術社、p189)に
記載されている。その概要は、vCOから発掘した周波
数信号を17Mに分周し、更にプログラマブルカウンタ
によつて1/Nに分周するものである。上記分周比Nは
可変し得るように構成されている。
本発明者は、上記プリスケーラ、プログラマブルカウン
タ等に好適な信号処理回路の低消費電力化について検討
した。
タ等に好適な信号処理回路の低消費電力化について検討
した。
丁なわち、第5図に示す信号処理回路は、分周比1/M
の分周回路1と分周比1/Nの分周回路2、更に切り換
え回路3とによって構成されている。所定周波数の入力
信号Vinが供給され、制御信号Vcによって切り換え
回路3が実線で示すように切り換えられると、17M−
Hに分周された出力vbが出力信号Voutとして得ら
れる。切り換え回路3が点線で示すように切り換えられ
た場合は、1/Mに分周された出力Vaが出力信号Vo
utとして得られる。
の分周回路1と分周比1/Nの分周回路2、更に切り換
え回路3とによって構成されている。所定周波数の入力
信号Vinが供給され、制御信号Vcによって切り換え
回路3が実線で示すように切り換えられると、17M−
Hに分周された出力vbが出力信号Voutとして得ら
れる。切り換え回路3が点線で示すように切り換えられ
た場合は、1/Mに分周された出力Vaが出力信号Vo
utとして得られる。
しかし、本発明者の検討によると、上記信号処理回路は
下記の如き問題点を有していることが明らかKなった。
下記の如き問題点を有していることが明らかKなった。
すなわち、分周回路は高速応答性が必要であるため、E
CL回路によって構成されることが多い。
CL回路によって構成されることが多い。
しかし、ECL回路は消費電力が多とい5欠点を有する
。
。
上記信号処理回路についてみると、17Mに分周された
出力信号Voutを得る場合、1/N分周を行う分周回
路2が不要であるにも関わらず、通電され続けているた
め電力消費が増大する。上記分周回路2の電力消費を停
止することかできれば上記信号処理回路が適用される電
子機器の消費電力を大幅に低減することかできるという
ことに気付いた。
出力信号Voutを得る場合、1/N分周を行う分周回
路2が不要であるにも関わらず、通電され続けているた
め電力消費が増大する。上記分周回路2の電力消費を停
止することかできれば上記信号処理回路が適用される電
子機器の消費電力を大幅に低減することかできるという
ことに気付いた。
特に、電源として電池を使用する電子機器では、消費電
力の低減は電池の長寿命が可能になり、非常に利点とな
る。
力の低減は電池の長寿命が可能になり、非常に利点とな
る。
本発明の目的は、入力信号に対し所望の分周比に分周さ
れた出力信号を得ると同時に、消費電力を低減すること
のできるイア[号処理回路を提供することにある。
れた出力信号を得ると同時に、消費電力を低減すること
のできるイア[号処理回路を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述お、よび添付図面から明らかになるであろ
う。
明細書の記述お、よび添付図面から明らかになるであろ
う。
本題において開示される発明のうちの代表的なものの概
要を簡単に述べれば、下記の通りである。
要を簡単に述べれば、下記の通りである。
丁なわち、分周比の異なる分周回路を用いた複数の信号
処理系を組合せる。上記組合せは、上記複数の信号処理
系から得られる出力信号の合成、あるいは個別の導出を
行うことができるように組合せられろ。更に、切替制御
信号により合成された出力信号と個別の出力信号とを選
択的に切り換える切り換え回路、或いは上記複数の信号
処理系への入力信号の切り換えを行う切り換え回路を設
けるとともに、上記切り換え回路の切り換え動作をな丁
切替制御信号と一定のタイミング相関を有する電源遮断
制御信号により上記複数の信号処理系の通電を制御する
ようにしたものである。
処理系を組合せる。上記組合せは、上記複数の信号処理
系から得られる出力信号の合成、あるいは個別の導出を
行うことができるように組合せられろ。更に、切替制御
信号により合成された出力信号と個別の出力信号とを選
択的に切り換える切り換え回路、或いは上記複数の信号
処理系への入力信号の切り換えを行う切り換え回路を設
けるとともに、上記切り換え回路の切り換え動作をな丁
切替制御信号と一定のタイミング相関を有する電源遮断
制御信号により上記複数の信号処理系の通電を制御する
ようにしたものである。
上記した手段によれば、上記切り換え回路を切替制御信
号により切り換えて複数の分周回路から分周比の異なっ
た出力信号を得るとともに、複数の信号処理系のうちの
一方が不要の場合は上記切替制御信号と一定のタイミン
グ相関を持つ電源遮断制御信号により通電を停止するこ
とができ、分周比の異なった出力信号を得ると同時に低
消費電力の信号処理回路を得る、という本発明の目的を
達成することができろ。
号により切り換えて複数の分周回路から分周比の異なっ
た出力信号を得るとともに、複数の信号処理系のうちの
一方が不要の場合は上記切替制御信号と一定のタイミン
グ相関を持つ電源遮断制御信号により通電を停止するこ
とができ、分周比の異なった出力信号を得ると同時に低
消費電力の信号処理回路を得る、という本発明の目的を
達成することができろ。
〔実施例−1〕
以下、第1図および第2図を参照して本発明を適用した
信号処理回路の第1実施例を説明する。
信号処理回路の第1実施例を説明する。
なお、第1図は上記信号処理回路の基本的概念を示す回
路図、第2図は一具体例を示す回路図を示すものである
。
路図、第2図は一具体例を示す回路図を示すものである
。
本実施例の特徴は、分周比の異なる分周回路からなる複
数の信号処理系を直列に組合せると同時罠、不要な信号
処理系への通電を停止して消費電力の低減をな丁ように
構成したことにある。
数の信号処理系を直列に組合せると同時罠、不要な信号
処理系への通電を停止して消費電力の低減をな丁ように
構成したことにある。
先ず、第1図について信号処理回路の基本的回路動作を
説明する。
説明する。
11は分周比が1/Mに設定された分周回路であり、1
2は分周比が1/Nに設定された分周回路である。上記
分周回路11.12は直列接続され、分周回路11の1
7Mに分周された出力信号Vaは次段の分周回路12に
供給され、更に切り換え回路13にも供給されるように
なされている。
2は分周比が1/Nに設定された分周回路である。上記
分周回路11.12は直列接続され、分周回路11の1
7Mに分周された出力信号Vaは次段の分周回路12に
供給され、更に切り換え回路13にも供給されるように
なされている。
切り換え回路13は、制御信号VCによって実線、また
は点線で示すように切り換えられる。なお、切り換え回
路13は、機械的構造のスイッチのように図示されてい
るが、実際には電子スイツチにて構成されている。
は点線で示すように切り換えられる。なお、切り換え回
路13は、機械的構造のスイッチのように図示されてい
るが、実際には電子スイツチにて構成されている。
所定周波数の入力信号V i nが供給され、17M・
Nに分周された出力信号vbを得たい場合は、制御信号
Vcによって切り換え回路13が実線のように切り換え
られると同時に、上記制御信号Vcによって分周回路1
2にも電源が供給されろ。
Nに分周された出力信号vbを得たい場合は、制御信号
Vcによって切り換え回路13が実線のように切り換え
られると同時に、上記制御信号Vcによって分周回路1
2にも電源が供給されろ。
入力信号Minは分周回路11に供給され、17Mに分
周された出力信号Vaを得る。上記出力信号Vaは分周
回路12によって]/Nに分周されるので、分周回路1
2の出力信号vbは、分周比1/N1・Nに分周された
ものになる。
周された出力信号Vaを得る。上記出力信号Vaは分周
回路12によって]/Nに分周されるので、分周回路1
2の出力信号vbは、分周比1/N1・Nに分周された
ものになる。
切り換え回路13が上記のように切り換えられているの
で、上記信号処理回路から出力信号vbが得られる。
で、上記信号処理回路から出力信号vbが得られる。
一方、分周比の異なった出力信号Vaを得る場合は、下
記のように注目丁べき回路動作が行われろ。
記のように注目丁べき回路動作が行われろ。
すなわち、この場合は制御信号Vcによって切り換え回
路13が点線で示すように切り換えられると同時に、分
周回路12の電流源が遮断される。
路13が点線で示すように切り換えられると同時に、分
周回路12の電流源が遮断される。
分周回路12は非動作となると同時に、消費電力が低減
する。すなわち制御信号Vcは切替制御信号と電源遮断
制御信号とをかねており、一定のタイミング相関は同時
と見ることができる。
する。すなわち制御信号Vcは切替制御信号と電源遮断
制御信号とをかねており、一定のタイミング相関は同時
と見ることができる。
そして、分周回路11によって1/Mに分周された出力
信号Vaが切り換え回路13に供給される。したがって
、信号処理回路の出力信号として上記出力信号Vaが得
られる。
信号Vaが切り換え回路13に供給される。したがって
、信号処理回路の出力信号として上記出力信号Vaが得
られる。
次に、第2図を参照して上記信号処理回路の一具体例を
説明する。
説明する。
14はバイアス回路であって、電源Vccが供給される
と、トランジスタQ+ T Qt 、抵抗R,+R1
の作用によって安定化されたバイアス電圧Vxを得ろ。
と、トランジスタQ+ T Qt 、抵抗R,+R1
の作用によって安定化されたバイアス電圧Vxを得ろ。
トランジスタQ、〜Q1、抵抗R1〜R1は、上記分周
回路11に定電流を供給−!″るものであり、トランジ
スタQ、〜Qn、抵抗R5〜R1,は上記分周回路12
に定電流を供給するものである。
回路11に定電流を供給−!″るものであり、トランジ
スタQ、〜Qn、抵抗R5〜R1,は上記分周回路12
に定電流を供給するものである。
抵抗Ra 、 Rb、 )ランジスタQaは、上記分周
回路12に対する定電流の供給、および遮断な制御する
ものである。
回路12に対する定電流の供給、および遮断な制御する
ものである。
すなわち、分周回路11.12を同時に駆動して出力信
号Vaを得る場合は、定電流回路C81から定電流は供
給されない。トランジスタQaはオフとなり、バイアス
電圧VxはトランジスタQ。
号Vaを得る場合は、定電流回路C81から定電流は供
給されない。トランジスタQaはオフとなり、バイアス
電圧VxはトランジスタQ。
〜Q+ 1の各ペースに供給される。この場合、抵抗R
aによる電圧降下があるが、トランジスタQs〜Quは
正常に動作する。
aによる電圧降下があるが、トランジスタQs〜Quは
正常に動作する。
そして分周回路11.12は、上記1/Mおよび1/N
の分周比にしたがって分周動作を行い、切り換え回路1
3かも出力信号vbが得られる。
の分周比にしたがって分周動作を行い、切り換え回路1
3かも出力信号vbが得られる。
一方、定電流回路C8,かうトランジスタQaに定電流
が供給されると、トランジスタQaがオン状態に動作し
、A点の電圧レベルが抵抗Ra 。
が供給されると、トランジスタQaがオン状態に動作し
、A点の電圧レベルが抵抗Ra 。
Rhによって分圧された電圧レベルに低下する。
したがって、トランジスタQ、〜Q11に動作可能なバ
イアス電圧が供給されず、これらはオフになって分周回
路12も非動作になる。
イアス電圧が供給されず、これらはオフになって分周回
路12も非動作になる。
しかし、トランジスタQ、〜Q、にはバイアス電圧Vx
が供給されるので、分周回路11は分局動作を行う。上
記トランジスタQaに対−rb定を流の供給とともに、
切り換え回路13が点線で示すように切り換えられるの
で、出力信号Vaが得られる。
が供給されるので、分周回路11は分局動作を行う。上
記トランジスタQaに対−rb定を流の供給とともに、
切り換え回路13が点線で示すように切り換えられるの
で、出力信号Vaが得られる。
以上の如き回路動作が行われる結果、本実施例では下記
の効果が得られろ。
の効果が得られろ。
(1)分周比の異なる分周回路を直列接続し、制御信号
によって後段の分周回路を動作および非動作に制御可能
になすとともに、上記制御信号によって上記分周回路の
直列接続時と後段の分周回路が非動作時の出力信号とを
選択的に得るように構成したので、−の入力信号から分
周比の異なった複数の出力信号が得られる、という効果
が得られる。
によって後段の分周回路を動作および非動作に制御可能
になすとともに、上記制御信号によって上記分周回路の
直列接続時と後段の分周回路が非動作時の出力信号とを
選択的に得るように構成したので、−の入力信号から分
周比の異なった複数の出力信号が得られる、という効果
が得られる。
(2)上記(1)により、後段の分周回路を非動作にな
した時、この分周回路による消費電力を低減する、とい
う効果が得られる。
した時、この分周回路による消費電力を低減する、とい
う効果が得られる。
(3)回路構成が簡単であるので、半導体集積回路化が
容易になる、という効果が得られる。
容易になる、という効果が得られる。
(4)分局回路の選択的駆動は、トランジスタQ。
の駆動によって行われるので、制御電流が微小でよい、
という効果が得られる。
という効果が得られる。
〔実施例−2〕
次に、本発明の第2実施例を第3図を参照し”C説明す
る。
る。
本実施例と上記第1実施例との相違点は、分周回路11
.12の間に切り換え回路13を配置したことにあり、
上記第1実施例と同一の部分には同一の符号を付し、説
明の重複を避けるものとする。
.12の間に切り換え回路13を配置したことにあり、
上記第1実施例と同一の部分には同一の符号を付し、説
明の重複を避けるものとする。
出力信号vbを得る場合、切り換え回路13は実線で示
すように切り換えられ、分周回路12も動作状態になる
。分周回路11の出力信号Vaは、切り換え回路13を
介して分周回路12に供給される。したがって、分周回
路12から1/M−Nに分周された出力信号vbが得ら
れる。
すように切り換えられ、分周回路12も動作状態になる
。分周回路11の出力信号Vaは、切り換え回路13を
介して分周回路12に供給される。したがって、分周回
路12から1/M−Nに分周された出力信号vbが得ら
れる。
一方、17 Mに分周された出力信号Vaを得たい場合
は、制御信号Vcによって切り換え回路13が点線のよ
うに切り換えられ、分周回路12が非動作になされる。
は、制御信号Vcによって切り換え回路13が点線のよ
うに切り換えられ、分周回路12が非動作になされる。
したがって、分周回路11の出力信号Vaが切り換え回
路13を介して得られることになる。
路13を介して得られることになる。
上記の回路動作が行われる結果、本実施例においても上
記同様の効果が得られる。
記同様の効果が得られる。
〔実施例−3〕
次に、本発明の第3実施例を第4図を参照して説明する
。
。
本実施例の特徴は、分周回路11.12を並列接続して
個別に駆動するように構成したことにある。
個別に駆動するように構成したことにある。
1/Mに分周された出力信号Vaを得たい場合は、制御
信号Vcによって切り換え回路13を実線で示すように
切り換えると同時に、分周回路12を非動作にな丁。
信号Vcによって切り換え回路13を実線で示すように
切り換えると同時に、分周回路12を非動作にな丁。
分周回路11には、インバータ15によって位相反転さ
れた制御信号Vcが供給されるので、動作可能になる。
れた制御信号Vcが供給されるので、動作可能になる。
入力信号Vinは分周回路11に供給され、17Mに分
周された出力信号Vaが得られる。
周された出力信号Vaが得られる。
一方、1/Nに分周された出力信号vbを得たい場合は
、制御信号VCのレベル変換を行う。切り換え回路13
が点線で示すように切り換えられると同時に、分周回路
12が動作可能になる。これに対し、分周回路11には
インバータ15によって位相反転された制御信号Vcが
供給されるので、非動作になる。
、制御信号VCのレベル変換を行う。切り換え回路13
が点線で示すように切り換えられると同時に、分周回路
12が動作可能になる。これに対し、分周回路11には
インバータ15によって位相反転された制御信号Vcが
供給されるので、非動作になる。
したがって、この場合は1/Hに分周された出力信号V
nが得られる。
nが得られる。
上記の如き回路動作が行われる結果、本実施例は下記の
如き効果を有する。
如き効果を有する。
(5)分周比の異なる複数の分周回路を並列に設け、入
力信号を個別に供給するとともに各分周回路の駆動を個
別圧制御し得るように構成したので、分周回路を選択的
に駆動して分周比の異なる出力信号を得ることができる
、という効果が得られる。
力信号を個別に供給するとともに各分周回路の駆動を個
別圧制御し得るように構成したので、分周回路を選択的
に駆動して分周比の異なる出力信号を得ることができる
、という効果が得られる。
(6)上記複数の分周回路のうち動作不要の分周回路を
電流遮断により非動作になし得るので、消費電力を低減
し得る、という効果が得られる。
電流遮断により非動作になし得るので、消費電力を低減
し得る、という効果が得られる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨な逸脱しない範囲で樺々変
形可能であることはいうまでもない。例えば、上記各実
施例における制御信号VCは、切り換え回路用の制御信
号と分周回路の駆動を選択する制御信号とを分離し、両
者の同期をとるようにしてよい。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨な逸脱しない範囲で樺々変
形可能であることはいうまでもない。例えば、上記各実
施例における制御信号VCは、切り換え回路用の制御信
号と分周回路の駆動を選択する制御信号とを分離し、両
者の同期をとるようにしてよい。
分周比の異なる分周回路は、更に多数にしてもよい。
分周回路の選択的駆動は、バイアス電圧の供給および遮
断以外に電源の供給および遮断であってもよい。
断以外に電源の供給および遮断であってもよい。
分周回路の分周比は、上記のように異なったものでもよ
いが、同一の分周比であってもよ(、自在に設定するこ
とができる。
いが、同一の分周比であってもよ(、自在に設定するこ
とができる。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である分周回路に適用し
た場合について説明したが、それに限定されるものでは
なく、選択回路を必要とする各種電子機器に利用するこ
とができる。
明をその背景となった利用分野である分周回路に適用し
た場合について説明したが、それに限定されるものでは
なく、選択回路を必要とする各種電子機器に利用するこ
とができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
丁なわも、複数の分周回路を組合せて分周比の異なる出
力信号を得るとともに、分周比に応じて動作不要の分周
回路をバイアス電圧の遮断A4により動作停止にな丁こ
とにより、−の入力信号から分周比の異なった複数の出
力信号を得ることができ、更に消費電力を低減する。と
いう効果が得られる。
力信号を得るとともに、分周比に応じて動作不要の分周
回路をバイアス電圧の遮断A4により動作停止にな丁こ
とにより、−の入力信号から分周比の異なった複数の出
力信号を得ることができ、更に消費電力を低減する。と
いう効果が得られる。
第1図および第2図は本発明を適用した信号処理回路の
第1実施例を示すものであって、第1図は上記信号処理
回路の基本的概念を説明する回路図、 第2図は上記信号処理回路の具体的回路構成を示す回路
図、 第3図は本発明の第2実施例を示τ俗号処理回路の回路
図、 第4図は本発明の第3実施例を示す・信号処理回路の回
路図、 第5図は本発明に先立って検討された信号処理回路の回
路図をそれぞれ示すものである。 11.12・・・分周回路、13・・・切り換え回路、
14・・・バイアス回路、15・・・インバータ、Q1
〜Q++・・・トランジスタ、Va、Vb、Vn・・・
出力信号、Vin・・・入力信号、Vc・・・制御信号
。 代理人 弁理士 小 川 勝 男 第 1 図 C 第 2 図 第 3 図 第 5 図 第 4 図 ゾC
第1実施例を示すものであって、第1図は上記信号処理
回路の基本的概念を説明する回路図、 第2図は上記信号処理回路の具体的回路構成を示す回路
図、 第3図は本発明の第2実施例を示τ俗号処理回路の回路
図、 第4図は本発明の第3実施例を示す・信号処理回路の回
路図、 第5図は本発明に先立って検討された信号処理回路の回
路図をそれぞれ示すものである。 11.12・・・分周回路、13・・・切り換え回路、
14・・・バイアス回路、15・・・インバータ、Q1
〜Q++・・・トランジスタ、Va、Vb、Vn・・・
出力信号、Vin・・・入力信号、Vc・・・制御信号
。 代理人 弁理士 小 川 勝 男 第 1 図 C 第 2 図 第 3 図 第 5 図 第 4 図 ゾC
Claims (1)
- 【特許請求の範囲】 1、複数の信号処理系の組合せにより、一の入力信号に
対し複数の出力信号を得る信号処理回路であって、上記
複数の信号処理系の何れか一方、または全ての信号処理
系を選択的に駆動して所望の出力信号を得るとともに、
上記複数の信号処理系の何れか一方が選択された場合は
他方の信号処理系を非動作となすことを特徴とする信号
処理回路。 2、上記複数の信号処理系は所望の分周比に設定された
分周回路であって、上記複数の信号処理系の選択的駆動
により、上記一の入力信号に対し分周比の異なった複数
の出力信号を得ることを特徴とする上記特許請求の範囲
第1項記載の信号処理回路。 3、上記分周回路は、ECL回路を用いて構成されてい
ることを特徴とする上記特許請求の範囲第1項記載の信
号処理回路。 4、上記信号処理系の動作停止は、信号処理系に供給さ
れる電流源の遮断により行われることを特徴とする上記
特許請求の範囲第1項記載の信号処理回路。 5、上記複数の信号処理系の選択的駆動は切替制御信号
によって行なわれ上記電流源の遮断は電源遮断制御信号
により行なわれ、上記切替制御信号と上記電源遮断制御
信号とは互いに一定のタイミング相関を有していること
を特徴とする上記特許請求の範囲第1項記載の信号処理
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16180186A JPS6318721A (ja) | 1986-07-11 | 1986-07-11 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16180186A JPS6318721A (ja) | 1986-07-11 | 1986-07-11 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6318721A true JPS6318721A (ja) | 1988-01-26 |
Family
ID=15742170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16180186A Pending JPS6318721A (ja) | 1986-07-11 | 1986-07-11 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6318721A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229110A (ja) * | 1988-07-19 | 1990-01-31 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ装置 |
| JPH03227121A (ja) * | 1990-01-31 | 1991-10-08 | Nec Ic Microcomput Syst Ltd | 分周回路 |
| JP2003533084A (ja) * | 2000-05-01 | 2003-11-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力適応周波数分周器 |
| US7602877B2 (en) | 2006-06-26 | 2009-10-13 | Panasonic Corporation | Frequency divider and method for controlling the same |
| WO2014017472A1 (ja) * | 2012-07-25 | 2014-01-30 | 日本電気株式会社 | 非整数倍の分周比を有するクロック信号を生成するクロック信号生成装置 |
-
1986
- 1986-07-11 JP JP16180186A patent/JPS6318721A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229110A (ja) * | 1988-07-19 | 1990-01-31 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ装置 |
| JPH03227121A (ja) * | 1990-01-31 | 1991-10-08 | Nec Ic Microcomput Syst Ltd | 分周回路 |
| JP2003533084A (ja) * | 2000-05-01 | 2003-11-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力適応周波数分周器 |
| US7602877B2 (en) | 2006-06-26 | 2009-10-13 | Panasonic Corporation | Frequency divider and method for controlling the same |
| WO2014017472A1 (ja) * | 2012-07-25 | 2014-01-30 | 日本電気株式会社 | 非整数倍の分周比を有するクロック信号を生成するクロック信号生成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9148101B2 (en) | LDO with distributed output device | |
| JPH07264016A (ja) | 位相同期発振器配置 | |
| JPS6318721A (ja) | 信号処理回路 | |
| JP3519346B2 (ja) | 分周器のための回路装置 | |
| JPH0856155A (ja) | チャージ・ポンプ回路及び方法 | |
| EP0291240B1 (en) | Semiconductor integrated circuit with reduced power consumption | |
| US4366398A (en) | Amplifier circuit | |
| US5841302A (en) | Semiconductor integrated circuit for use as a two-modulus prescaler | |
| JPH0563518A (ja) | 半導体集積回路 | |
| JP2535921B2 (ja) | プリスケ−ラ | |
| JPS63302625A (ja) | 分周回路 | |
| JPH10276084A (ja) | Pllシンセサイザ集積回路 | |
| JPH08204545A (ja) | 分周回路 | |
| JPS6042955A (ja) | 停止信号発生回路 | |
| JPH0621806A (ja) | 分周回路 | |
| JPH0149045B2 (ja) | ||
| JPH0321076Y2 (ja) | ||
| JP2560711Y2 (ja) | Vco停止回路 | |
| JPS6241475Y2 (ja) | ||
| JP2985483B2 (ja) | モノリシック半導体集積回路化した周波数分周器 | |
| JPS62166625A (ja) | Pll回路 | |
| JP2646658B2 (ja) | 受信機用のic | |
| JPH0453335B2 (ja) | ||
| JPS6241471Y2 (ja) | ||
| JPS5931061Y2 (ja) | マトリクス回路の未設定ワ−ド検出回路 |