JPS63234338A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャッシュメモリを含む情報処理装置に関する
。

〔従来の技術〕

従来、この種の情報処理装置を含むシステムでは、全て
の主記憶装置への瞥込みでキャッシュ一致処叩要求をし
ている。すなわち、ある情報処理装置が書込み要求をシ
ステム制御装置に発行すると、システム制御装置はその
書込みアドレスを他の情報処理装置：二送り、情報処理
装置内キャッシュメモリのアドレスアレイを参照して、
書込み対象となったデータがキャッシュメモリに格納さ
れているかどうかを調べ、格納されているときこのデー
タを無効化している。

〔発明が解決しようとする問題点〕

上述した従来の情報処理装置においては、第３図に示さ
れる様なシステム内の他の情報処理装置が専用処理装置
２であり高速な主記憶アクセスを必要としているため、
主記憶装置の一部が高速アクセス可能となっている場合
、従来の情報処理装置１に対して送出されるキャッシュ
一致処理の処理が高頻度となる。その為、正しくキャッ
シュ一致処理をしようとすると、待合わせを必要とする
ことになり、この結果高速な主記憶動作を必要とする専
用処理装置２の動作が妨げられ、性能が低下するという
欠点があった。

〔問題点を解決するための手段〕

本発明による情報処理装置は、キャッシュメモリを含む
情報処理装置：二おいて、主記憶装置の境界アドレスが
予め設定可能な境界レジスタと、主記憶装置およびキャ
ッシュメモリをアクセスするアドレスを保持するアドレ
スレジスタと、キャッシュメモリのアドレスアレイの各
エントリに対応するエントリから構成される第１の保存
手段と、キャッシュメモリのアドレスアレイの各エント
リに対応するエントリから構成・される第２の保存手段
と、キャッシュメモリにデータを登録するとき、前記ア
ドレスレジスタの一部の内容と前記境界レジスタの内容
を比較する比較手段と、該比較手段の比較結果：二依存
する情報を、前記第１の保存手段または第２の保存手段
のいずれかを選択して、登録するアドレスプレイのエン
トリと対応して保存し、外部またはファームウェアによ
る選択的キャッシュクリア要求に応動して前記第１の保
存手段または第２の保存手段のうち以前使用中であった
保存手段のクリア動作を開始し、以後は他の保存手段を
選択するよう動作するキャッシュ制御回路とを有するこ
とを特徴とする。

以下余日 〔実施例〕 次に本発明の実施例（：ついて図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。図
において、１０は要求元からの主記憶アクセスアドレス
を保持するアドレスレジスタ、１１は従来知られている
方法で設定可能な第２図に示されるように、主記憶装置
５の専ら専用処理装置２によってアクセスされる領域５
２と他の領域５１との境界アドレスを保持する境界レジ
スタである。１２は境界レジスタ１１の内容とアドレス
レジスタ１０の上位の内容を比較する境界比較回路であ
る。１３はキャッシュ制御回路−である。１４．１５は
アドレスアレイ、１６．１７はアドレスアレイ１４．１
５と共にデータアレイ（図示せず）内に要求されたデー
タが存在するかどうかを調べるのに使用するアドレスア
レイ比較回路である。１８は後述する第１または第２の
保存手段をクリアするために使用するアドレスレジスタ
、１９は第１の保存手段のエントリを指定するアドレス
を切替える第１の切替回路９．２０は第２の保存手段の
エントリを指定するアドレスを切替える第２の切替回路
である。２１は第１のコンパートメントの第１の保存手
段（ＶＭｌ　）、２２は第１のコンパートメントの第２
の保存手段（７Ｍ２）。

２３は第２のコンパートメントの第１の保存手段（ＶＭ
ｌ　）、２４は第２のコンパートメントの第２の保存手
段（７Ｍ２　）である。

次に本発明の実施例の動作について詳細に説明する。

先ず、要求元からの主記憶アクセスアドレスが信号線１
００からの要求信号と共にアドレス線１０１を介し送出
され、アドレスレジスタ１０にセットされる。本実施例
ではキャッシュメモリは２コンパートメントで構成され
ている。そのため、アドレスレジスタ１０の出力の下位
部分は、２つのアドレスアレイ１４．１５とデータアレ
イ（図示せず）にアドレス線１０２を介して接続されて
いる。さらに、アドレスレジスタ１０の上位部分は、ア
ドレス線１０４を介しアドレスアレイ比較回路１６．１
７の１つの入カニ＝接続される。アドレスアレイ比較回
路１６゜１７の他の入力には夫々２つのアドレスアレイ
１４．１５のアドレス線１０２で指定されたエントリの
読出しデータが接続される。アドレスアレイ比較回路１
６．１７の夫々の出力は、要求された主記憶情報がデー
タアレイに含まれているかどうかを示す信号であり、夫
々信号線１０５　、１０６を介しキャッシュ制御回路１
６（二人力される。

一方、アドレスレジスタ１０の上位部分はまた。アドレ
ス線１０３を介し境界比較回路１２の１つの入力に接続
されている。ここ、で、境界比較回路１２に送られてい
るアドレスレジスタ１０からのアドレス情報は、アドレ
スアレイ比較回路１６．１７に送られているアドレス情
報とは異なり、更に上位部分のみである。境界比較回路
１２の他の入力（＝は予め知られている方法で設定可能
な、境界レジスタ１１からの主記憶装置５上の専ら専用
処理装置２で使用される主記憶領域５２と他の部分５１
との境界を示すアドレス情報が、アドレス線１０７を介
し接続されている。

境界比較回路１２では、アドレスレジスタ１０の上位の
アドレス線１０３を介して入力されるアドレス情報と境
界レジスタ１１からアドレス線１０７を介して入力され
るアドレス情報との大小関係が比較される。すなわち、
境界比較回路１２は、アドレスレジスタ１０の上位のア
ドレス線１０６を介して入力されるアドレス情報が、境
界レジスタ１１からアドレス線１０７を介して入力され
るアドレス情報より大きいか等しいとき、専ら専用処理
装置２が使用する領域５２をアクセスすることを示し、
小さいとき他の領域５１をアクセスすることを示す信号
を生成し、信号線１０８を介しキャッシュ制御回路１３
に入力している。

キャッシュ制御回路１３ではキャッシュメモリに新た１
ニデータを登録するとき、前記信号線１０８を介して入
力される情報が専ら専用処理装置２が使用される領域５
２をアクセスすることを示しているとき、アドレスアレ
イ１４または１５（従来知られている方法により登録す
るコンパートメントが決定される。）に対応するコンパ
ートメントの第１の保存手段２１または２３、あるいは
第２の保存手段２２または２４に後記するキャッシュ制
御回路１３からの情報を格納する。第１の保存手段２１
または２６と第２の保存手段２２または２４のいずれを
使用するかは、キャッシュ制御回路１３内のフリップフ
ロップ（図示せず）の値によって決定される。このフリ
ップフロップの値は、信号線１０９を介し第１の切替回
路１９と反転回路２５に接続され、さら（二叉転回路２
５の出力は信号線１１０を介し第２の切替回路２０（−
接続されている。これらは、いずれも、２人力あるアド
レス線のいずれを選択するか決定する切替信号として使
用される。

第１の切替回路１９の第１の入力と第２０切替回路２０
の第２の入力にはアドレスレジスタ１０の下位部分がア
ドレス線１０２を介し接続されている。また、第１の切
替回路１９の第２の入力と第２の切替回路２０の第１の
入力にはアドレスカクンタ１８の内容がアドレス線１１
１を介し接続されている。即ち、上述したフリップフロ
ップの値が”０”であるとき、第１の切替回路１９の出
力１１２はアドレスカクンタ１８のアドレス情報を選択
し、第２の切替回路２０の出力１１６はアドレスレジス
タ１０のアドレス情報を選択する。フリップフロップの
値が”１″であるときはこの逆となる。

ｂ述したキャッシュメモリに新たにデータを登録すると
きには、フリップフロップの値が１＃であれば第２の保
存手段、”ａ″であれば第１の保存手段を使用すること
になる。なおこのとき使用される第１または第２の保存
手段のエントリアドレスは、アドレスレジスタ１０の下
位部分となる。また、このとき嘗込みデータは、キャッ
シュ制御回路１６から信号線１１４または１１５を介し
て論理値”１”（専ら専用処理装置２で使用される主記
憶装置の情報が有効にキャッシュメモリ内に格納されて
いることを示す。）が、第１または第２の保存手段２１
゜２２．２３．２４に送出される。

以上がキャッシュメモリに新た（−専ら専用処理装置２
で使用される領域５２をロードする場合の動作である。

キャッシュメモリ１；新た：：専ら専用処理装置２で使
用される領域以外５１をロードする場合は、アドレスア
レイ１４または１５内の有効ビットをセットする。すな
わち。

有効ピットは、コンパートメント対応に３種ある。その
内、２種（上述した第１の保存手段及び第２の保存手段
：二対応）は専ら専用処理装置２で使用される領域５２
：二対応し、他の１種はそれ以外５１に対応する。

この後、専用処理装置２の処理の切れ目で。

専用処理装置２から処理装置間通信により、Ｒ択的キャ
ッシュクリア要求が信号線１１６を介してキャッシュ制
御回路１３：＝入力されると。

キャッシュ制御回路１３は２選択的キャッシュクリア動
作を開始する。即ち、上述したフリップフロップを反転
する。これは、現用する保存手段を変更するためである
。更に、現用でない保存手段２１．２３または２２．２
４の全エントリを、アドレスカウンタ１８により＋１ず
つ加算しながら無効化する（“０”を書込む）。

〔発明の効果〕

以上説明したように本発明は、主記憶装置内の専ら専用
処理装置で使用される高速アクセス可能な領域と他の領
域との境界を示す境界レジスタを設け、要求元からの主
記憶アクセスアドレスとこの境界レジスタの内容とを比
較し、この比較結果が専ら専用処理装置で使用される領
域であることを示すとき、アドレスアレイの登録エント
リと対応して第１の保存手段または第２の保存手段にこ
の結果を保存し、後でソフトウェアによる選択的キャッ
シュクリア要求時に第１の保存手段または第２の保存手
段の以前使用中であった保存手段のクリア動作を開始し
。

以後は他の保存手段を選択する様動作するキャッシュ制
御回路とを有することにより、専用処理装置の書込要求
時（二、毎回キャッシュクリアをする場合に生ずる待合
わせによる性能低下を防ぐことができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本実施例における主記憶装置の配置図、第３図は
従来および本実施例が適用される情報処理システムの構
成を示すブロック図である。 １・・・情報処理装置、２・・・専用処理装置、３，４
・・・システム制御装置、５，６・・・主記憶装置、　
　１０・・・アドレスレジスタ、１１・・・境界レジス
タ。 １２・・・境界比較回路、１３・・・キャッシュ制御回
路、１４．１５・・・アドレスアレイ、１６．１７・・
・アドレスアレイ比較回路、１８・・・アドレスカウン
タ。 ２１・・・第１のコンパートメントの第１の保存手段、
２２・・・第１のコンパートメントの第２の保存手段、
２３・・・第２のコンパートメントの第１の保存手段、
２４・・・第２のコンパートメントの第２の保存手段。 第２図

Claims (1)

【特許請求の範囲】
1. １、キャッシュメモリを含む情報処理装置において、主
   記憶装置の境界アドレスが予め設定可能な境界レジスタ
   と、主記憶装置およびキャッシュメモリをアクセスする
   アドレスを保持するアドレスレジスタと、キャッシュメ
   モリのアドレスアレイの各エントリに対応するエントリ
   から構成される第１の保存手段と、キャッシュメモリの
   アドレスアレイの各エントリに対応するエントリから構
   成される第２の保存手段と、キャッシュメモリにデータ
   を登録するとき、前記アドレスレジスタの一部の内容と
   前記境界レジスタの内容を比較する比較手段と、該比較
   手段の比較結果に依存する情報を、前記第１の保存手段
   または第２の保存手段のいずれかを選択して、登録する
   アドレスアレイのエントリと対応して保存し、選択的キ
   ャッシュクリア要求に応動して前記第１の保存手段また
   は第２の保存手段のうち以前使用中であった保存手段の
   クリア動作を開始し、以後は他の保存手段を選択するよ
   う動作するキャッシュ制御回路とを有することを特徴と
   する情報処理装置。