JPS642285B2 - - Google Patents
Info
- Publication number
- JPS642285B2 JPS642285B2 JP55177968A JP17796880A JPS642285B2 JP S642285 B2 JPS642285 B2 JP S642285B2 JP 55177968 A JP55177968 A JP 55177968A JP 17796880 A JP17796880 A JP 17796880A JP S642285 B2 JPS642285 B2 JP S642285B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- amplifier section
- circuit
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅器回路であつて、その信号入力
端子がｎ個の増幅器区分の入力端子に結合され、
これら増幅器区分の出力端子が共通出力回路に非
平衡終端接続され、前記の増幅器区分の出力信号
電流が前記の共通出力回路を同相で通過するよう
になつており、各増幅器区分の出力端子と共通出
力回路との間に抵抗が設けられ、各増幅器区分
は、第１および第２入力端子と、対応する補償信
号を生じる出力端子とを有する差素子を具えてお
り、この差素子の第１入力端子は対応する増幅器
区分の入力端子に結合され、各増幅器区分に対し
前記の対応する補償信号が他の増幅器区分の入力
端子に供給されるようになつている増幅器回路に
関するものである。
端子がｎ個の増幅器区分の入力端子に結合され、
これら増幅器区分の出力端子が共通出力回路に非
平衡終端接続され、前記の増幅器区分の出力信号
電流が前記の共通出力回路を同相で通過するよう
になつており、各増幅器区分の出力端子と共通出
力回路との間に抵抗が設けられ、各増幅器区分
は、第１および第２入力端子と、対応する補償信
号を生じる出力端子とを有する差素子を具えてお
り、この差素子の第１入力端子は対応する増幅器
区分の入力端子に結合され、各増幅器区分に対し
前記の対応する補償信号が他の増幅器区分の入力
端子に供給されるようになつている増幅器回路に
関するものである。
この種類の増幅器回路は英国特許公開第
2010039A号明細書（特開昭54―87156号公報に対
応）、特にその第２図に記載されている。この既
知の増幅器回路は互いに並列に接続された２つの
増幅器区分を有しており、従つてｎ＝２である。
この既知の増幅器回路の各増幅器区分では、電圧
信号が対応する抵抗の両端間で測定される。この
電圧信号はこの増幅器区分の入力電圧と一緒に対
応する差素子の入力端子に供給される。一方の増
幅器区分の差素子によつて生ぜしめられる補償信
号は他方の増幅器区分の入力端子に供給され、他
方の増幅器区分の差素子により生ぜしめられる補
償信号は一方の増幅器区分の差素子に供給され
る。このようにすることにより、関連のパラメー
タを適切に設定すると歪みの小さい増幅器回路を
得ることができる。しかし、この既知の増幅器回
路の歪みは依然としてしばしば大きすぎるものと
なる。
2010039A号明細書（特開昭54―87156号公報に対
応）、特にその第２図に記載されている。この既
知の増幅器回路は互いに並列に接続された２つの
増幅器区分を有しており、従つてｎ＝２である。
この既知の増幅器回路の各増幅器区分では、電圧
信号が対応する抵抗の両端間で測定される。この
電圧信号はこの増幅器区分の入力電圧と一緒に対
応する差素子の入力端子に供給される。一方の増
幅器区分の差素子によつて生ぜしめられる補償信
号は他方の増幅器区分の入力端子に供給され、他
方の増幅器区分の差素子により生ぜしめられる補
償信号は一方の増幅器区分の差素子に供給され
る。このようにすることにより、関連のパラメー
タを適切に設定すると歪みの小さい増幅器回路を
得ることができる。しかし、この既知の増幅器回
路の歪みは依然としてしばしば大きすぎるものと
なる。
本発明の目的は、可成り高い出力で歪みが極め
て小さい増幅器回路を提供せんとするにある。
て小さい増幅器回路を提供せんとするにある。
本発明は、増幅器回路であつて、その信号入力
端子がｎ個の増幅器区分の入力端子に結合され、
これら増幅器区分の出力端子が共通出力回路に非
平衡終端接続され、前記の増幅器区分の出力信号
電流が前記の共通出力回路を同相で通過するよう
になつており、各増幅器区分の出力端子と共通出
力回路との間に抵抗が設けられ、各増幅器区分
は、第１および第２入力端子と、対応する補償信
号を生じる出力端子とを有する差素子を具えてお
り、この差素子の第１入力端子は対応する増幅器
区分の入力端子に結合され、各増幅器区分に対し
前記の対応する補償信号が他の増幅器区分の入力
端子に供給されるようになつている増幅器回路に
おいて、各増幅器区分に対し、前記の共通出力回
路の両端間の電圧と前記の対応する抵抗の両端間
の電圧とに依存する負帰還電圧を取出し、 ｋを１〜ｎの範囲の値とし、 ｎ＋１番目の増幅器区分は１番目の増幅器区分
を表わし、 ｎを少なくとも２として、 ｋ番目の増幅器区分に対し取出した負帰還電圧
を対応する差素子の第２入力端子に供給し、ｋ番
目の増幅器区分の対応する補償信号は（ｋ＋１）
番目の増幅器区分の入力端子に供給するようにな
つていることを特徴とする。
端子がｎ個の増幅器区分の入力端子に結合され、
これら増幅器区分の出力端子が共通出力回路に非
平衡終端接続され、前記の増幅器区分の出力信号
電流が前記の共通出力回路を同相で通過するよう
になつており、各増幅器区分の出力端子と共通出
力回路との間に抵抗が設けられ、各増幅器区分
は、第１および第２入力端子と、対応する補償信
号を生じる出力端子とを有する差素子を具えてお
り、この差素子の第１入力端子は対応する増幅器
区分の入力端子に結合され、各増幅器区分に対し
前記の対応する補償信号が他の増幅器区分の入力
端子に供給されるようになつている増幅器回路に
おいて、各増幅器区分に対し、前記の共通出力回
路の両端間の電圧と前記の対応する抵抗の両端間
の電圧とに依存する負帰還電圧を取出し、 ｋを１〜ｎの範囲の値とし、 ｎ＋１番目の増幅器区分は１番目の増幅器区分
を表わし、 ｎを少なくとも２として、 ｋ番目の増幅器区分に対し取出した負帰還電圧
を対応する差素子の第２入力端子に供給し、ｋ番
目の増幅器区分の対応する補償信号は（ｋ＋１）
番目の増幅器区分の入力端子に供給するようにな
つていることを特徴とする。
本発明は一方では、歪みの抑圧量は関連のパラ
メータの正確な設定に殆ど依存しない増幅器回路
を得ることができるという認識を基に成したもの
である。この増幅器回路は、共通出力回路の両端
間の電圧および対応する抵抗の両端間の電圧に依
存する電圧信号を各増幅器区分に対して取出すこ
とにより得ることができる。このようにすること
により本発明による増幅器回路に負帰還を導入す
ることができ、一方電圧を対応する抵抗の両端間
のみから取出す既知の増幅器回路は、特に1967年
にオランダ国で発行された本“Precision
Electronics”（KleinおよびZaalberg van Zelst
著）の第164頁以降から既知の“なくなつたもの
を加える（addition of what is missing）”とい
う原理に基づいたものである。他方、出力回路を
駆動するために２つよりも多い増幅器区分を互い
に並列に接続する拡張を行なうことにより出力回
路に高い出力を得るようにすることができる。ド
イツ連邦共和国特許出願公開第2750974号明細書
には、出力回路を駆動する為に２つ以上の増幅器
区分を互いに並列に接続することが開示されてい
ることに注意すべきである。しかし、この特許出
願公開明細書には、補償信号を得る特定の手段が
開示されていないばかりか、対応する増幅器区分
の種々の差素子の出力端子と、これに続く増幅器
区分の入力端子との間の特定の相互接続に関して
も開示されていない。更に、本発明による増幅器
回路における、差素子の出力端子とその後段の増
幅器区分の入力端子との間の特定の相互接続は２
つの増幅器区分の場合に英国特許公開第
2010039A号明細書（特開昭54―87156号公報に対
応）から既知であることに注意すべきである。し
かしこの英国特許公開明細書には、２つよりも多
い増幅器区分を並列に接続しうるということのみ
ならず、３つ或いはそれ以上の増幅器区分を並列
に接続した場合に対応する増幅器の種々の差素子
の出力端子とその後段の順次の増幅器区分の入力
端子との特定の相互接続に関しても何も記載され
ていない。
メータの正確な設定に殆ど依存しない増幅器回路
を得ることができるという認識を基に成したもの
である。この増幅器回路は、共通出力回路の両端
間の電圧および対応する抵抗の両端間の電圧に依
存する電圧信号を各増幅器区分に対して取出すこ
とにより得ることができる。このようにすること
により本発明による増幅器回路に負帰還を導入す
ることができ、一方電圧を対応する抵抗の両端間
のみから取出す既知の増幅器回路は、特に1967年
にオランダ国で発行された本“Precision
Electronics”（KleinおよびZaalberg van Zelst
著）の第164頁以降から既知の“なくなつたもの
を加える（addition of what is missing）”とい
う原理に基づいたものである。他方、出力回路を
駆動するために２つよりも多い増幅器区分を互い
に並列に接続する拡張を行なうことにより出力回
路に高い出力を得るようにすることができる。ド
イツ連邦共和国特許出願公開第2750974号明細書
には、出力回路を駆動する為に２つ以上の増幅器
区分を互いに並列に接続することが開示されてい
ることに注意すべきである。しかし、この特許出
願公開明細書には、補償信号を得る特定の手段が
開示されていないばかりか、対応する増幅器区分
の種々の差素子の出力端子と、これに続く増幅器
区分の入力端子との間の特定の相互接続に関して
も開示されていない。更に、本発明による増幅器
回路における、差素子の出力端子とその後段の増
幅器区分の入力端子との間の特定の相互接続は２
つの増幅器区分の場合に英国特許公開第
2010039A号明細書（特開昭54―87156号公報に対
応）から既知であることに注意すべきである。し
かしこの英国特許公開明細書には、２つよりも多
い増幅器区分を並列に接続しうるということのみ
ならず、３つ或いはそれ以上の増幅器区分を並列
に接続した場合に対応する増幅器の種々の差素子
の出力端子とその後段の順次の増幅器区分の入力
端子との特定の相互接続に関しても何も記載され
ていない。
内部出力インピーダンスが低い増幅器区分を用
いた本発明増幅器回路の一好適例では、共通出力
回路と増幅器回路の入力端子との間に電圧負帰還
を行なうようにする。
いた本発明増幅器回路の一好適例では、共通出力
回路と増幅器回路の入力端子との間に電圧負帰還
を行なうようにする。
図面につき本発明を説明する。
第１図に示す本発明増幅器回路の一例におい
て、共通出力回路に設けるべき或いは設けられた
負荷１１には信号源１０から並列動作増幅器区分
１，２および３を経て信号が供給される。第１図
に破線で示すように、随意の多くの増幅器区分を
並列に接続しうること勿論である。これらの増幅
器区分は例えば出力インピーダンスが低いエミツ
タホロワ型の別個の演算増幅器を以つて構成する
ことができるが、１個の半導体本体上にともに集
積化することもできる。増幅器区分１，２および
３の出力端子と共通負荷抵抗１１との間には各別
の抵抗４，５および６を設ける。
て、共通出力回路に設けるべき或いは設けられた
負荷１１には信号源１０から並列動作増幅器区分
１，２および３を経て信号が供給される。第１図
に破線で示すように、随意の多くの増幅器区分を
並列に接続しうること勿論である。これらの増幅
器区分は例えば出力インピーダンスが低いエミツ
タホロワ型の別個の演算増幅器を以つて構成する
ことができるが、１個の半導体本体上にともに集
積化することもできる。増幅器区分１，２および
３の出力端子と共通負荷抵抗１１との間には各別
の抵抗４，５および６を設ける。
増幅器区分１の出力電圧は減衰器７で減衰させ
た後差素子１４の一方の入力端子に供給し、この
差素子１４の他方の入力端子には上記の増幅器区
分１の入力信号を供給する。減衰器７の減衰率
は、差素子１４の入力端子における信号振幅がほ
ぼ互いに等しくなるように調整する。すなわち、
減衰率は増幅器区分１の減衰率の逆数に等しくす
る。従つて、この差素子は原理的に増幅器区分１
の出力信号と入力信号との間の歪み成分（誤差信
号）を形成するだげである。これらの誤差信号は
次に加算器１８において信号源１０の入力信号に
加算し、その後に増幅器区分２に供給する。増幅
器区分１および２の利得率が互いに等しいものと
すると、増幅器区分１により負荷インピーダンス
１１に供給される歪み成分を完全に補償する。同
様に、増幅器区分２の出力電圧を減衰器８で減衰
させた後差素子１５の一方の入力端子に供給し、
この差素子１５の他方の入力端子には増幅器区分
２の入力信号を供給し、この差素子１５の出力信
号を加算器１９において信号源１０からの信号に
加算し、そ後に増幅器区分３に供給し、以下同様
である。
た後差素子１４の一方の入力端子に供給し、この
差素子１４の他方の入力端子には上記の増幅器区
分１の入力信号を供給する。減衰器７の減衰率
は、差素子１４の入力端子における信号振幅がほ
ぼ互いに等しくなるように調整する。すなわち、
減衰率は増幅器区分１の減衰率の逆数に等しくす
る。従つて、この差素子は原理的に増幅器区分１
の出力信号と入力信号との間の歪み成分（誤差信
号）を形成するだげである。これらの誤差信号は
次に加算器１８において信号源１０の入力信号に
加算し、その後に増幅器区分２に供給する。増幅
器区分１および２の利得率が互いに等しいものと
すると、増幅器区分１により負荷インピーダンス
１１に供給される歪み成分を完全に補償する。同
様に、増幅器区分２の出力電圧を減衰器８で減衰
させた後差素子１５の一方の入力端子に供給し、
この差素子１５の他方の入力端子には増幅器区分
２の入力信号を供給し、この差素子１５の出力信
号を加算器１９において信号源１０からの信号に
加算し、そ後に増幅器区分３に供給し、以下同様
である。
増幅器区分１の出力電圧は抵抗４の両端間の電
圧と出力回路（負荷インピーダンス）１１の両端
間の電圧との和に等しい。減衰器７で減衰され差
素子１４の入力端子に供給されるこの出力電圧は
負帰還電圧として機能する。その理由は、この出
力電圧は素子７，１４，１８，２および５を経て
抵抗４，５，６と出力回路１１との間の共通接続
点における電圧に、従つて増幅器区分１の出力端
子における電圧に影響を与える為である。これと
同じ理由が増幅器区分２および３の出力端子に取
出される電圧に対してもいえること勿論である。
圧と出力回路（負荷インピーダンス）１１の両端
間の電圧との和に等しい。減衰器７で減衰され差
素子１４の入力端子に供給されるこの出力電圧は
負帰還電圧として機能する。その理由は、この出
力電圧は素子７，１４，１８，２および５を経て
抵抗４，５，６と出力回路１１との間の共通接続
点における電圧に、従つて増幅器区分１の出力端
子における電圧に影響を与える為である。これと
同じ理由が増幅器区分２および３の出力端子に取
出される電圧に対してもいえること勿論である。
驚くべきことに、１―７―14―18―２―８―15
―19―３―９―16―17―１を通る閉ループにもか
かわらず、上述した回路の安全性を広い範囲で保
つことができるということを確めた。この事実は
差素子１４，１５および１６の作用によるもので
ある。特に、奇数個の増幅器区分を用いる場合に
は、特定の設定値からのパラメータの大きなずれ
を許容しうるも、偶数個の増幅器区分を用いた場
合でも、主な条件は差素子１４，１５および１６
の出力端子における信号成分を充分小さく、すな
わち実際の入力信号よりも小さくする必要がある
ということだけである。
―19―３―９―16―17―１を通る閉ループにもか
かわらず、上述した回路の安全性を広い範囲で保
つことができるということを確めた。この事実は
差素子１４，１５および１６の作用によるもので
ある。特に、奇数個の増幅器区分を用いる場合に
は、特定の設定値からのパラメータの大きなずれ
を許容しうるも、偶数個の増幅器区分を用いた場
合でも、主な条件は差素子１４，１５および１６
の出力端子における信号成分を充分小さく、すな
わち実際の入力信号よりも小さくする必要がある
ということだけである。
第１図につき説明した回路は所望の出力の一部
分が抵抗４，５および６で失なわれるという欠点
を有する。しかし、この欠点は使用する増幅器区
分の個数を多くすればするほど重要なことではな
くなる。差素子１４，１５および１６を経る制御
と組合わせたこれらの抵抗の他の欠点は、出力回
路１１から見た増幅器回路の内部抵抗がが可成り
増大するということである。この欠点は、第２図
に示すように共通出力端子と入力端子との間に全
負帰還回路３０を設けることにより簡単に最小に
することができる。第２図は２個のみの増幅器区
分を有する第１図の種類の回路を示し、第１図と
対応する部分には同一符号を付した。
分が抵抗４，５および６で失なわれるという欠点
を有する。しかし、この欠点は使用する増幅器区
分の個数を多くすればするほど重要なことではな
くなる。差素子１４，１５および１６を経る制御
と組合わせたこれらの抵抗の他の欠点は、出力回
路１１から見た増幅器回路の内部抵抗がが可成り
増大するということである。この欠点は、第２図
に示すように共通出力端子と入力端子との間に全
負帰還回路３０を設けることにより簡単に最小に
することができる。第２図は２個のみの増幅器区
分を有する第１図の種類の回路を示し、第１図と
対応する部分には同一符号を付した。
８オームの出力回路１１に対して作動する
TDA1502型の６個の増幅器区分を有する実際の
例においては、抵抗４，５および６に対して４オ
ームの値を選択した。50ワツトの出力での全歪み
は低音および中音レンジで１／８〜１／10に減少
し、超高音レンジ（10KHz）で１／３に減少し
た。
TDA1502型の６個の増幅器区分を有する実際の
例においては、抵抗４，５および６に対して４オ
ームの値を選択した。50ワツトの出力での全歪み
は低音および中音レンジで１／８〜１／10に減少
し、超高音レンジ（10KHz）で１／３に減少し
た。
第１図は本発明増幅器回路の一例を示す回路
図、第２図は同じくその他の例を示す回路図であ
る。 １〜３…増幅器区分、４〜６…抵抗、７〜９…
減衰器、１０…信号源、１１…負荷（出力回路）、
１４〜１６…差素子、１８，１９…加算器。
図、第２図は同じくその他の例を示す回路図であ
る。 １〜３…増幅器区分、４〜６…抵抗、７〜９…
減衰器、１０…信号源、１１…負荷（出力回路）、
１４〜１６…差素子、１８，１９…加算器。
Claims (1)
- 【特許請求の範囲】 １ 増幅器回路であつて、その信号入力端子がｎ
個の増幅器区分の入力端子に結合され、これら増
幅器区分の出力端子が共通出力回路に非平衡終端
接続され、前記の増幅器区分の出力信号電流が前
記の共通出力回路を同相で通過するようになつて
おり、各増幅器区分の出力端子と共通出力回路と
の間に抵抗が設けられ、各増幅器区分は、第１お
よび第２入力端子と、対応する補償信号を生じる
出力端子とを有する差素子を具えており、この差
素子の第１入力端子は対応する増幅器区分の入力
端子に結合され、各増幅器区分に対し前記の対応
する補償信号が他の増幅器区分の入力端子に供給
されるようになつている増幅器回路において、各
増幅器区分に対し、前記の共通出力回路の両端間
の電圧と前記の対応する抵抗の両端間の電圧とに
依存する負帰還電圧を取出し、 ｋを１〜ｎの範囲の値とし、 ｎ＋１番目の増幅器区分は１番目の増幅器区分
を表わし、 ｎを少なくとも２として、 ｋ番目の増幅器区分に対し取出した負帰還電圧
を対応する差素子の第２入力端子に供給し、ｋ番
目の増幅器区分の対応する補償信号は（ｋ＋１）
番目の増幅器区分の入力端子に供給するようにな
つていることを特徴とする増幅器回路。 ２ 内部出力インピーダンスが低い増幅器区分を
用いた特許請求の範囲第１項に記載の増幅器回路
において、共通出力回路と増幅器回路の入力端子
との間に電圧負帰還を行なうようにしたことを特
徴とする増幅器回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7909126A NL7909126A (nl) | 1979-12-19 | 1979-12-19 | Versterkerinrichting met parallelwerkende deelversterker. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694808A JPS5694808A (en) | 1981-07-31 |
| JPS642285B2 true JPS642285B2 (ja) | 1989-01-17 |
Family
ID=19834339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17796880A Granted JPS5694808A (en) | 1979-12-19 | 1980-12-16 | Amplifier circuit |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4480229A (ja) |
| EP (1) | EP0031182B1 (ja) |
| JP (1) | JPS5694808A (ja) |
| AU (1) | AU536889B2 (ja) |
| CA (1) | CA1146640A (ja) |
| DE (1) | DE3064333D1 (ja) |
| NL (1) | NL7909126A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3220252C2 (de) * | 1982-05-28 | 1985-09-12 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Beseitigung von Verzerrungen in Verstärkern |
| US4683441A (en) * | 1985-11-19 | 1987-07-28 | Siemens Aktiengesellschaft | Apparatus for establishing the differences between multiple pairs of analog input signals |
| GB2238684B (en) * | 1989-10-11 | 1994-08-17 | Aubrey Max Sandman | A modern amplifier system |
| JPH05122159A (ja) * | 1991-05-13 | 1993-05-18 | Internatl Business Mach Corp <Ibm> | 伝送信号の信号対雑音比の改良方法及び光学的相互接続システム |
| GB2279528A (en) * | 1993-06-25 | 1995-01-04 | Gary Miller | Current amplifier circuits |
| US5399986A (en) * | 1993-12-20 | 1995-03-21 | Yen; Wailit | Isolated multi-output power amplifier |
| US5974041A (en) * | 1995-12-27 | 1999-10-26 | Qualcomm Incorporated | Efficient parallel-stage power amplifier |
| UA72936C2 (en) * | 2002-04-24 | 2005-05-16 | Oleksandr Oleksiiovych Borysov | Method for compensating signal distortions caused by an amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE825297A (fr) * | 1974-02-16 | 1975-05-29 | Montage amplificatuer electronique a redondance | |
| JPS5291632A (en) * | 1976-01-29 | 1977-08-02 | Toshiba Corp | Amplifier |
| US4081757A (en) * | 1976-11-19 | 1978-03-28 | Altec Corporation | Parallel power amplifier circuits |
| NL7713501A (nl) * | 1977-12-07 | 1979-06-11 | Philips Nv | Versterker bevattende een eerste en een tweede versterkerelement. |
-
1979
- 1979-12-19 NL NL7909126A patent/NL7909126A/nl not_active Application Discontinuation
-
1980
- 1980-12-09 EP EP80201182A patent/EP0031182B1/en not_active Expired
- 1980-12-09 DE DE8080201182T patent/DE3064333D1/de not_active Expired
- 1980-12-11 CA CA000366568A patent/CA1146640A/en not_active Expired
- 1980-12-16 JP JP17796880A patent/JPS5694808A/ja active Granted
- 1980-12-17 AU AU65444/80A patent/AU536889B2/en not_active Ceased
-
1982
- 1982-12-20 US US06/450,838 patent/US4480229A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0031182B1 (en) | 1983-07-20 |
| EP0031182A1 (en) | 1981-07-01 |
| AU536889B2 (en) | 1984-05-31 |
| JPS5694808A (en) | 1981-07-31 |
| US4480229A (en) | 1984-10-30 |
| AU6544480A (en) | 1981-06-25 |
| NL7909126A (nl) | 1981-07-16 |
| CA1146640A (en) | 1983-05-17 |
| DE3064333D1 (en) | 1983-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403199A (en) | Gain control systems | |
| JPS59171B2 (ja) | 電子切替回路 | |
| JPH06244646A (ja) | 増幅回路 | |
| JPS642285B2 (ja) | ||
| JPH02174414A (ja) | 半導体集積回路装置 | |
| US4234804A (en) | Signal correction for electrical gain control systems | |
| KR860000742B1 (ko) | 저왜곡 증폭기 장치 | |
| US5657097A (en) | Method and apparatus for generating a peaking signal | |
| GB2083984A (en) | Signal correction for electrical gain control systems | |
| JPS61238111A (ja) | 増幅器 | |
| JP3016942B2 (ja) | 利得切換回路 | |
| US3533002A (en) | Operational amplifier providing low input current and enhanced high frequency gain | |
| JPH0527282B2 (ja) | ||
| JPH0235488B2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JP2538708B2 (ja) | 可変利得増幅器 | |
| JPH0241927Y2 (ja) | ||
| JPS644685B2 (ja) | ||
| JPH065808B2 (ja) | 利得制御増幅回路 | |
| JPH06338748A (ja) | Ａｌｃ回路 | |
| JPS6161287B2 (ja) | ||
| JPS60158710A (ja) | リミッター回路 | |
| JPS6056321B2 (ja) | 利得切換機能を有する広帯域平衡増幅器 | |
| JPS6130765B2 (ja) | ||
| JPS62144592A (ja) | 位相補償回路 |