JPS648751U - - Google Patents
Info
- Publication number
- JPS648751U JPS648751U JP1987102391U JP10239187U JPS648751U JP S648751 U JPS648751 U JP S648751U JP 1987102391 U JP1987102391 U JP 1987102391U JP 10239187 U JP10239187 U JP 10239187U JP S648751 U JPS648751 U JP S648751U
- Authority
- JP
- Japan
- Prior art keywords
- chips
- bumps
- main surface
- main surfaces
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
第１図ａ〜ｄは本考案の一実施例の構造を説明
するためにその製造方法を工程順に示す模式的平
面図、第２図ａ〜ｄは第１図ａ〜ｄのそれぞれの
Ａ−Ａ線断面図、第３図はＩＣメモリパツケージ
を搭載した従来のＩＣメモリモジユールの平面図
、第４図はフリツプチツプ接続技術を用いた従来
のＩＣメモリモジユールの平面図、第５図は第４
図の一部分の断面図である。 １……ＩＣメモリパツケージ、１ａ……ＩＣメ
モリチツプ、２……バイパスコンデンサ、３，３
ａ，３ｂ，３ｃ……配線基板、４，４ａ……外部
端子、５……半田、６ａ……フリツプチツプバン
ド、６ｂ……部品搭載ランド、６ｃ……端子ラン
ド、７……外装樹脂。
するためにその製造方法を工程順に示す模式的平
面図、第２図ａ〜ｄは第１図ａ〜ｄのそれぞれの
Ａ−Ａ線断面図、第３図はＩＣメモリパツケージ
を搭載した従来のＩＣメモリモジユールの平面図
、第４図はフリツプチツプ接続技術を用いた従来
のＩＣメモリモジユールの平面図、第５図は第４
図の一部分の断面図である。 １……ＩＣメモリパツケージ、１ａ……ＩＣメ
モリチツプ、２……バイパスコンデンサ、３，３
ａ，３ｂ，３ｃ……配線基板、４，４ａ……外部
端子、５……半田、６ａ……フリツプチツプバン
ド、６ｂ……部品搭載ランド、６ｃ……端子ラン
ド、７……外装樹脂。
Claims (1)
- 電気的接続を行なうためのバンプを有する複数
のＩＣチツプが前記バンプと接続するためにそれ
ぞれの一主面に設けられた端子を介して前記それ
ぞれの一主面にそれぞれ搭載された２枚の配線基
板を有し、前記２枚の配線基板の前記それぞれの
一主面とは反対側のそれぞれの他の主面が互いに
貼り合わせられていることを特徴とするＩＣモジ
ユール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987102391U JPS648751U (ja) | 1987-07-02 | 1987-07-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987102391U JPS648751U (ja) | 1987-07-02 | 1987-07-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS648751U true JPS648751U (ja) | 1989-01-18 |
Family
ID=31332260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987102391U Pending JPS648751U (ja) | 1987-07-02 | 1987-07-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS648751U (ja) |
-
1987
- 1987-07-02 JP JP1987102391U patent/JPS648751U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0321859U (ja) | ||
| JPS648751U (ja) | ||
| JPH0284368U (ja) | ||
| JPH0229541U (ja) | ||
| JPS6389280U (ja) | ||
| JPS6035569U (ja) | チップキャリアのバンプ接続構造 | |
| JPH01179446U (ja) | ||
| JPS6413144U (ja) | ||
| JPS6418752U (ja) | ||
| JPS6214751U (ja) | ||
| JPH01166566U (ja) | ||
| JPS6359346U (ja) | ||
| JPS6310571U (ja) | ||
| JPH0245653U (ja) | ||
| JPS6375076U (ja) | ||
| JPH03104757U (ja) | ||
| JPS6042765U (ja) | リ−ドレスチップキャリアとプリント基板との接続構造 | |
| JPS6127338U (ja) | 混成集積回路装置 | |
| JPS5844859U (ja) | 混成集積回路 | |
| JPS61134080U (ja) | ||
| JPS6130248U (ja) | 多層セラミツク基板 | |
| JPS5895054U (ja) | 半導体装置 | |
| JPS642462U (ja) | ||
| JPS60194376U (ja) | 多層配線基板のパタ−ン | |
| JPH01125544U (ja) |