JPH01309372A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01309372A JPH01309372A JP63140690A JP14069088A JPH01309372A JP H01309372 A JPH01309372 A JP H01309372A JP 63140690 A JP63140690 A JP 63140690A JP 14069088 A JP14069088 A JP 14069088A JP H01309372 A JPH01309372 A JP H01309372A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- silicon layer
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に電流増幅率の異なる複数の
バイポーラトランジスタを具備する半導体装置の製造方
法に関し、 工程が簡略化される製造方法を提供することを目的とし
、 一導電型ベース領域上の絶縁膜にエミッタ窓を開孔し、
該エミッタ窓内を含む該絶縁膜上にノンドープ・シリコ
ン層を形成し、該ノンドープ・シリコン層の上層部に３
！！Ｌ沢的に反対導電型不純物を導入し、熱処理により
該反対導電型不純物を該エミッタ窓を介し且つ該シリコ
ン層のノンドープ領域を介して該ベース領域内へ拡散さ
せて該ベース領域内に反対導電型エミッタ領域を形成す
る工程を用いて一半導体基板上に複数のバイポーラトラ
ンジスタを形成する工程を含み、且つ複数の工ミッタ窓
の開孔幅を変え、該エミッタ窓の開孔幅と該シリコン層
の厚さとの兼ね合いにより該エミッタ領域の深さを制御
して、小さい開孔幅のエミッタ窓の下部に、大きい開孔
幅のエミッタ窓の下部に形成される第２のエミッタ領域
よりも浅い第１のエミッタ領域を形成する構成を有する
。
バイポーラトランジスタを具備する半導体装置の製造方
法に関し、 工程が簡略化される製造方法を提供することを目的とし
、 一導電型ベース領域上の絶縁膜にエミッタ窓を開孔し、
該エミッタ窓内を含む該絶縁膜上にノンドープ・シリコ
ン層を形成し、該ノンドープ・シリコン層の上層部に３
！！Ｌ沢的に反対導電型不純物を導入し、熱処理により
該反対導電型不純物を該エミッタ窓を介し且つ該シリコ
ン層のノンドープ領域を介して該ベース領域内へ拡散さ
せて該ベース領域内に反対導電型エミッタ領域を形成す
る工程を用いて一半導体基板上に複数のバイポーラトラ
ンジスタを形成する工程を含み、且つ複数の工ミッタ窓
の開孔幅を変え、該エミッタ窓の開孔幅と該シリコン層
の厚さとの兼ね合いにより該エミッタ領域の深さを制御
して、小さい開孔幅のエミッタ窓の下部に、大きい開孔
幅のエミッタ窓の下部に形成される第２のエミッタ領域
よりも浅い第１のエミッタ領域を形成する構成を有する
。
本発明は半導体装置の製造方法、特に電流増幅率の異な
る複数のバイポーラトランジスタを具備する半導体装置
の製造方法に関する。
る複数のバイポーラトランジスタを具備する半導体装置
の製造方法に関する。
ニーズ、機能の多様化、高性能化に伴い、バイポーラト
ランジスタの電流増幅率（ｈＦｉ）にも多種の要求が出
てきており、−，２４板上にｈＦＥの大きさの異なるバ
イポーラトランジスタが併設されて回路構成がなされた
半導体ＩＣが要求されている。
ランジスタの電流増幅率（ｈＦｉ）にも多種の要求が出
てきており、−，２４板上にｈＦＥの大きさの異なるバ
イポーラトランジスタが併設されて回路構成がなされた
半導体ＩＣが要求されている。
しかしコスト競争の激しい半導体分野においては、製造
工程を増やして上記要求に応えるわけにはいかず、工程
増を伴わない製造方法の開発が望まれている。
工程を増やして上記要求に応えるわけにはいかず、工程
増を伴わない製造方法の開発が望まれている。
バイポーラトランジスタにおいて、ｈＦＥの大きさの異
なるトランジスタは、 ■エミッタの深さを変えて、ベースの残り幅を変化させ
る。
なるトランジスタは、 ■エミッタの深さを変えて、ベースの残り幅を変化させ
る。
■エミッタの濃度を変えて、エミッタの注入効率を変化
させる。
させる。
■ベースの深さを変えて、ベースの残り幅を変化させる
。
。
■ベースの濃度を変えて１、エミッタの注入効率を変化
させる。
させる。
等によって形成される。
従来の製造方法においては、上記手段を達成するために
、例えばエミッタ或いはベースの深さを変えるには不純
物の拡散温度を変化させる、エミッタ或いはベースの濃
度を変えるには２度の不純物イオン注入を行う等、工程
数を増すことによって対処していた。
、例えばエミッタ或いはベースの深さを変えるには不純
物の拡散温度を変化させる、エミッタ或いはベースの濃
度を変えるには２度の不純物イオン注入を行う等、工程
数を増すことによって対処していた。
しかし上記工程数の増大を伴う従来の製造方法において
は、工程手番及び製造コストの増大が避けられないため
に、納期短縮、低コスト化の面で問題を生じていた。
は、工程手番及び製造コストの増大が避けられないため
に、納期短縮、低コスト化の面で問題を生じていた。
そこで本発明は、工程が簡略化される製造方法の提供を
目的とする。
目的とする。
上記課題は、−導電型ベース領域上の絶縁ｊ模にエミッ
タ窓を開孔し、該エミッタ窓内を含む該絶縁膜上にノン
ドープ・シリコン層を形成し、該ノンドープ・シリコン
層の上層部に選択的に反対導電型不純物を導入し、熱処
理により該反対導電型不純物を該エミッタ窓を介し且つ
該シリコン層のノンドープ領域を介して該ベース領域内
へ拡散させて該ベース領域内に反対４電型エミッタ領域
を形成する工程を用いて一半ｎ体基板上に複数のバイポ
ーラトランジスタを形成する工程を含み、且つ複数のエ
ミッタ窓の開孔幅を変え、該エミッタ窓の開孔幅と該シ
リコン層の厚さとの兼ね合いにより該エミッタ領域の深
さを制御して、小さい開孔幅のエミッタ窓の下部に、大
きい開孔幅のエミッタ窓の下部に形成される第２のエミ
ッタ領域よりも浅い第１のエミッタ領域を形成する本発
明による半導体装置の製造方法によって解決される。
タ窓を開孔し、該エミッタ窓内を含む該絶縁膜上にノン
ドープ・シリコン層を形成し、該ノンドープ・シリコン
層の上層部に選択的に反対導電型不純物を導入し、熱処
理により該反対導電型不純物を該エミッタ窓を介し且つ
該シリコン層のノンドープ領域を介して該ベース領域内
へ拡散させて該ベース領域内に反対４電型エミッタ領域
を形成する工程を用いて一半ｎ体基板上に複数のバイポ
ーラトランジスタを形成する工程を含み、且つ複数のエ
ミッタ窓の開孔幅を変え、該エミッタ窓の開孔幅と該シ
リコン層の厚さとの兼ね合いにより該エミッタ領域の深
さを制御して、小さい開孔幅のエミッタ窓の下部に、大
きい開孔幅のエミッタ窓の下部に形成される第２のエミ
ッタ領域よりも浅い第１のエミッタ領域を形成する本発
明による半導体装置の製造方法によって解決される。
〔作 用］
第１図（ａ）〜（Ｃ１は本発明の原理を示す工程断面図
である。
である。
本発明の方法においては同図（ａｌに示すように、深さ
の等しい複数の例えばｐ型ベース領域（２八）、（２Ｂ
）が形成された半導体基板（１）上の絶縁膜（３）に、
開孔幅の異なる複数のエミッタ窓（４八）、（４Ｂ）等
を形成し、該エミッタ窓内を含む絶縁膜（３）上に所定
厚さのノンドープ・シリコン層（５）を形成する。この
ようにすると、エミッタ窓（４Ａ）、（４Ｂ）の開孔幅
（Ｗａ ） 、（Ｗ８） とシリコン層（５）の厚さ
との兼ね合いにより開孔幅の小さいエミッタ窓（４Ａ）
上のシリコン層（５Ａ）の厚さり、が開孔幅の大きいエ
ミッタ窓（４Ｂ）上のシリコン層（５Ｂ）の厚さ ｔａ
よりも厚くなる。
の等しい複数の例えばｐ型ベース領域（２八）、（２Ｂ
）が形成された半導体基板（１）上の絶縁膜（３）に、
開孔幅の異なる複数のエミッタ窓（４八）、（４Ｂ）等
を形成し、該エミッタ窓内を含む絶縁膜（３）上に所定
厚さのノンドープ・シリコン層（５）を形成する。この
ようにすると、エミッタ窓（４Ａ）、（４Ｂ）の開孔幅
（Ｗａ ） 、（Ｗ８） とシリコン層（５）の厚さ
との兼ね合いにより開孔幅の小さいエミッタ窓（４Ａ）
上のシリコン層（５Ａ）の厚さり、が開孔幅の大きいエ
ミッタ窓（４Ｂ）上のシリコン層（５Ｂ）の厚さ ｔａ
よりも厚くなる。
同図は小さいエミッタ窓（４八）の開花幅が（ＷＡ ）
がシリコン層の成長厚さ（１）の２倍以下に、大きいエ
ミッタ窓（４Ｂ）の開花幅（Ｗｌｌ）がシリコン層の成
長厚さ（１）の２倍より大幅に大きく制御された典型的
な例である。
がシリコン層の成長厚さ（１）の２倍以下に、大きいエ
ミッタ窓（４Ｂ）の開花幅（Ｗｌｌ）がシリコン層の成
長厚さ（１）の２倍より大幅に大きく制御された典型的
な例である。
このようにノンドープ・シリコン層（５）を形成した後
、本発明の方法においては同図（ｂ）に示すようにノン
ドープ・シリコン層（５）の上層部に選択的にエミッタ
形成用の不純物例えば砒素（Ａｓ” ）をイオン注入（
１，Ｉ）により導入する。（６）はＡ４人層を示す。
、本発明の方法においては同図（ｂ）に示すようにノン
ドープ・シリコン層（５）の上層部に選択的にエミッタ
形成用の不純物例えば砒素（Ａｓ” ）をイオン注入（
１，Ｉ）により導入する。（６）はＡ４人層を示す。
そして貰温の短時間熱処理を行い、エミッタ窓（４八）
及び（４Ｂ）の上部のへｓＢ人層（６）からエミッタ窓
（４Ａ）、（４Ｂ）を介し且つ該エミッタ窓（４八）、
（４Ｂ）上のシリコン層（５八）、（５Ｂ）を通してベ
ース領域（２Ａ）、（２Ｂ）内へ不純物を拡散させ、同
図（ｅ）に示すように、エミッタ窓（４八）、（４Ｂ）
の下部にｎ゛型を有する第１のエミッタ領域（７八）、
第２のエミッタ領域（７Ｂ）を形成する。この際前記の
ようにシリコン層（５Ａ）の厚さ ＬＡが厚く形成され
ておりベース領域（２Ａ）までの不純物の拡散距離が長
い小さい開孔幅のエミッタ窓（４Ａ）の下部には浅い第
１のエミッタ領域（７八）が、シリコン層（５Ｂ）の厚
さ ｔｓが薄く形成されていてベース領域（２Ｂ）まで
の拡散距離の短い大きい開花幅のエミッタ窓（４Ｂ）の
下部には深い第２のエミッタ領域（７Ｂ）が形成される
。
及び（４Ｂ）の上部のへｓＢ人層（６）からエミッタ窓
（４Ａ）、（４Ｂ）を介し且つ該エミッタ窓（４八）、
（４Ｂ）上のシリコン層（５八）、（５Ｂ）を通してベ
ース領域（２Ａ）、（２Ｂ）内へ不純物を拡散させ、同
図（ｅ）に示すように、エミッタ窓（４八）、（４Ｂ）
の下部にｎ゛型を有する第１のエミッタ領域（７八）、
第２のエミッタ領域（７Ｂ）を形成する。この際前記の
ようにシリコン層（５Ａ）の厚さ ＬＡが厚く形成され
ておりベース領域（２Ａ）までの不純物の拡散距離が長
い小さい開孔幅のエミッタ窓（４Ａ）の下部には浅い第
１のエミッタ領域（７八）が、シリコン層（５Ｂ）の厚
さ ｔｓが薄く形成されていてベース領域（２Ｂ）まで
の拡散距離の短い大きい開花幅のエミッタ窓（４Ｂ）の
下部には深い第２のエミッタ領域（７Ｂ）が形成される
。
このように本発明の方法によれば、１回の固相拡散工程
により深さの異なる複数のエミッタ領域が形成できるの
で、異なるｈＦＥを有する複数のバイポーラトランジス
タを有する半導体装置の製造工程が大幅に筒略化される
。
により深さの異なる複数のエミッタ領域が形成できるの
で、異なるｈＦＥを有する複数のバイポーラトランジス
タを有する半導体装置の製造工程が大幅に筒略化される
。
以下本発明を、ポリＳｉ引出しベース電極を備えたアイ
ソプレーナ型を有し、ｈ 、 Ｅの値の異なる複数のバ
イポーラトランジスタを具備する半導体装置を製造する
際の−・実施例につい°Ｃ１第２図（ａｌ〜（ｆ）に示
す工程断面図を参照して具体的に説明する。
ソプレーナ型を有し、ｈ 、 Ｅの値の異なる複数のバ
イポーラトランジスタを具備する半導体装置を製造する
際の−・実施例につい°Ｃ１第２図（ａｌ〜（ｆ）に示
す工程断面図を参照して具体的に説明する。
第２図（８１参照
先ず通常のバイポーラトランジスタの形成方法に従い、
コレクタとなるｎ型半導体基体１１の表面部に、選択酸
化法により小型の低いｈｙＥ；ｆ−存するバイポーラト
ランジスタ（Ｔｒｙ）が形成される例えば幅３μｒｎ程
度の領域１２Ａ、及び大型の高いｈＦＥを有するハ・イ
ボーラトランジスタ（Ｔｒｚ）が形成される例えば幅５
μｍ程度の領域１２Ｂを分離画定するフィールド酸化膜
１３を形成する。
コレクタとなるｎ型半導体基体１１の表面部に、選択酸
化法により小型の低いｈｙＥ；ｆ−存するバイポーラト
ランジスタ（Ｔｒｙ）が形成される例えば幅３μｒｎ程
度の領域１２Ａ、及び大型の高いｈＦＥを有するハ・イ
ボーラトランジスタ（Ｔｒｚ）が形成される例えば幅５
μｍ程度の領域１２Ｂを分離画定するフィールド酸化膜
１３を形成する。
第２図（ｂｌ参照
次いで該基板上に厚さ０．５μｍ程度の厚さを有するポ
リＳｉ層を形成し、該ポリＳｉ層に例えば硼素ＣＢ）を
高濃度に導入して導電性を付与した後、該ポリＳｉ引出
に熱酸化或いはＣＶＤ法により厚さ２０００人程度０二
酸化シリコン（Ｓｉｎ２）膜を形成し、通常の方法で所
定のパターニングを行って、第１及び第２のトランジス
タ形成領域１２Ａ及び１２Ｂ縁部を覆って絶縁膜１３．
にに延在し、且つ」二部に５ｉ０２膜１６ａを有する額
縁状の第１及び第２のポリＳｉベース引出し電極１５Ａ
及び１５Ｂを形成する。ここで第１のポリＳｉベース引
出し電極１５Ａの基板面を表出する開花幅ＡＩは例えば
０．８μｍ程度に、第２のポリＳｉベース引出し電極１
５Ｂの基板面を表出する開孔’ｔｉＪＷｚは３μｒｎ程
度に形成される。
リＳｉ層を形成し、該ポリＳｉ層に例えば硼素ＣＢ）を
高濃度に導入して導電性を付与した後、該ポリＳｉ引出
に熱酸化或いはＣＶＤ法により厚さ２０００人程度０二
酸化シリコン（Ｓｉｎ２）膜を形成し、通常の方法で所
定のパターニングを行って、第１及び第２のトランジス
タ形成領域１２Ａ及び１２Ｂ縁部を覆って絶縁膜１３．
にに延在し、且つ」二部に５ｉ０２膜１６ａを有する額
縁状の第１及び第２のポリＳｉベース引出し電極１５Ａ
及び１５Ｂを形成する。ここで第１のポリＳｉベース引
出し電極１５Ａの基板面を表出する開花幅ＡＩは例えば
０．８μｍ程度に、第２のポリＳｉベース引出し電極１
５Ｂの基板面を表出する開孔’ｔｉＪＷｚは３μｒｎ程
度に形成される。
次いで通常通り１０００℃程度の熱処理により、上記各
ベース引用し電極から各トランジスタ形成領域１２Ａ
、１２［１にＢを固相拡散させｐ°型外部ベース領・域
１７Ａ及び１７Ｂを形成し、次いでベース引出し電極１
５Ａ 、１５Ｂをマスクにし硼素（Ｂ）を導入して」二
記トランジスタ形成領域１２Ａ及び１２Ｂに例えば０．
３〜０．４ μｍ程度の等しい深さ、及び５×１０′８
ＣＩ１１−３程度の不純物濃度を有するｐ型の第１のベ
ース領域１４八及び第２のベース領域１４Ｂを形成する
。
ベース引用し電極から各トランジスタ形成領域１２Ａ
、１２［１にＢを固相拡散させｐ°型外部ベース領・域
１７Ａ及び１７Ｂを形成し、次いでベース引出し電極１
５Ａ 、１５Ｂをマスクにし硼素（Ｂ）を導入して」二
記トランジスタ形成領域１２Ａ及び１２Ｂに例えば０．
３〜０．４ μｍ程度の等しい深さ、及び５×１０′８
ＣＩ１１−３程度の不純物濃度を有するｐ型の第１のベ
ース領域１４八及び第２のベース領域１４Ｂを形成する
。
ここで１４Ａ及び１４Ｂは真性ベースまたは内部ベース
領域と呼ばれるようになる。
領域と呼ばれるようになる。
第２図（Ｃ１参照
次いで上記基板上にＣＶＤ法により厚さ２０００人程度
０二ｉ０２膜を形成し通常通りリアクティブイオンエツ
チング処理によりベース引出し電ｆｆ１１５Ａ及び１５
Ｂの開花の側面に５ｉｎ２膜によるサイドウオール１６
ｂを形成し、ベース引出し電極１５Ａ及び１５Ｂの表面
を絶縁する。なおこの時点で第１のベース領域１２Ａを
表出する開孔１７への幅１讐、１ は約０．４μｍに、
また第２のベース領域１２Ｂを表出する開孔１７Ｂの幅
１□は約２．６μｍ程度となる。
０二ｉ０２膜を形成し通常通りリアクティブイオンエツ
チング処理によりベース引出し電ｆｆ１１５Ａ及び１５
Ｂの開花の側面に５ｉｎ２膜によるサイドウオール１６
ｂを形成し、ベース引出し電極１５Ａ及び１５Ｂの表面
を絶縁する。なおこの時点で第１のベース領域１２Ａを
表出する開孔１７への幅１讐、１ は約０．４μｍに、
また第２のベース領域１２Ｂを表出する開孔１７Ｂの幅
１□は約２．６μｍ程度となる。
第２図（ｄｉ参照
次いで、ＣＶＤ法により上記基板上に０．２〜０．３μ
ｍ程度のノント′−プ・ポリＳｉ層１８を形成する。
ｍ程度のノント′−プ・ポリＳｉ層１８を形成する。
ここで、ベース領域１２Ａを表出する開花幅の小さい開
孔１７ＡはポリＳｉ層１８によって完全に埋められて上
部のポリＳｉ層１８はほぼ平坦になり、核間孔１７Ａ上
には開孔１７Ａの深さにポリＳｉ層１８の厚さが加算さ
れた約０．９〜１μｍ程度の厚さｔｌを有するノンドー
プ・ポリＳｉ層１８が堆積された状態になり、ベース領
域１２１＋を表出する開孔幅の著しく大きい開孔１７Ｂ
上には形成厚さに等しい０．２〜０．３μｍ程度の厚さ
ｔ２を有するノンドープ・ポリＳｉ層１８が堆積される
。
孔１７ＡはポリＳｉ層１８によって完全に埋められて上
部のポリＳｉ層１８はほぼ平坦になり、核間孔１７Ａ上
には開孔１７Ａの深さにポリＳｉ層１８の厚さが加算さ
れた約０．９〜１μｍ程度の厚さｔｌを有するノンドー
プ・ポリＳｉ層１８が堆積された状態になり、ベース領
域１２１＋を表出する開孔幅の著しく大きい開孔１７Ｂ
上には形成厚さに等しい０．２〜０．３μｍ程度の厚さ
ｔ２を有するノンドープ・ポリＳｉ層１８が堆積される
。
なおこの図以降は、ＳｉＯ□膜１６ａとＳｉＯ□膜サイ
上サイドウオール１６ｂせてＳｉＯ□膜１６と表示する
。
上サイドウオール１６ｂせてＳｉＯ□膜１６と表示する
。
次いで、例えば注入電圧５ＱＫｅＶ 、ドーズ量１×１
０１６Ｃ「２程度の条件でエミッタ不純物である＾Ｓ゛
をノンドープ・ポリＳｉ層１８の上層部に選択的にイオ
ン注入する。１９はＡｓ”注入領域を示す。
０１６Ｃ「２程度の条件でエミッタ不純物である＾Ｓ゛
をノンドープ・ポリＳｉ層１８の上層部に選択的にイオ
ン注入する。１９はＡｓ”注入領域を示す。
第２図（ｅ）参照
次いで例えば１１５０℃、２０秒程度の高温短時間熱処
理により、上記ノンドープ・ポリＳｉ層１８上層部即ち
Ａｓ＋注入領域１９に導入されたＡｓを、その下部のノ
ンドープ・ポリＳｉ層１８を経て真性ベース領域１２Ａ
及び１２Ｂ内へ急速に拡散させる。この拡散により０．
９〜Ｉμｍ程度の厚いポリＳｉ層１８を上部に有する開
孔１７Ａ直下の真性ベース領域１２Ａ内には不純物濃度
１０２０ｃｍ″ｆｆ程度、深さ（ｄυが０．１５μｒｎ
程度の第１のｎ＋型エミッタ領域２０＾が、０．２〜０
．３μｍ程度の薄いポリＳｉ層１８を上部に有する開孔
１７Ｂ直下の真性ベース領域１２Ｂ内には不純物濃度１
０２０ｃ１１１−３程度、深さ（ｄ２）が０．２５〜０
．３μｍ程度の第２のｎ゛型型処ミッタ領域２０Ｂ形成
さる。
理により、上記ノンドープ・ポリＳｉ層１８上層部即ち
Ａｓ＋注入領域１９に導入されたＡｓを、その下部のノ
ンドープ・ポリＳｉ層１８を経て真性ベース領域１２Ａ
及び１２Ｂ内へ急速に拡散させる。この拡散により０．
９〜Ｉμｍ程度の厚いポリＳｉ層１８を上部に有する開
孔１７Ａ直下の真性ベース領域１２Ａ内には不純物濃度
１０２０ｃｍ″ｆｆ程度、深さ（ｄυが０．１５μｒｎ
程度の第１のｎ＋型エミッタ領域２０＾が、０．２〜０
．３μｍ程度の薄いポリＳｉ層１８を上部に有する開孔
１７Ｂ直下の真性ベース領域１２Ｂ内には不純物濃度１
０２０ｃ１１１−３程度、深さ（ｄ２）が０．２５〜０
．３μｍ程度の第２のｎ゛型型処ミッタ領域２０Ｂ形成
さる。
よって第１のバイポーラトランジスタＴｒ、はベースの
残り幅Ｂ、が０．１５〜０．２５μｍ程度となって低ｈ
ｙｔに形成され、第２のバイポーラトランジスタＴｒ２
はベースの残り幅Ｂ２が０．１μｍ程度となって高ｈＦ
Ｉ：に形成される。
残り幅Ｂ、が０．１５〜０．２５μｍ程度となって低ｈ
ｙｔに形成され、第２のバイポーラトランジスタＴｒ２
はベースの残り幅Ｂ２が０．１μｍ程度となって高ｈＦ
Ｉ：に形成される。
第２図（ｆｌ参照
以後通常の方法により該基板上に配線材料である例えば
アルミニウム（ＡＩ）層を形成し、該Ａ１層とポリＳｉ
層１８は同時にパターニングし、ｎ“型のポリＳｉ層１
８を介してエミッタ領域２ＯＡ 、２０１１に接するＡ
Ｉエミッタ配線２１Ａ 、２１Ｂ 、及び前記ベース引
出し電極１５Ａ 、１５Ｂを介しての図示しないベース
配線、ｎ型基体１１を介しての図示しないコレクタ配線
等が形成されて、ｈＦＥの値の異なる複数のバイポーラ
トランジスタを一半導体基板上に有する半導体装置が完
成する。
アルミニウム（ＡＩ）層を形成し、該Ａ１層とポリＳｉ
層１８は同時にパターニングし、ｎ“型のポリＳｉ層１
８を介してエミッタ領域２ＯＡ 、２０１１に接するＡ
Ｉエミッタ配線２１Ａ 、２１Ｂ 、及び前記ベース引
出し電極１５Ａ 、１５Ｂを介しての図示しないベース
配線、ｎ型基体１１を介しての図示しないコレクタ配線
等が形成されて、ｈＦＥの値の異なる複数のバイポーラ
トランジスタを一半導体基板上に有する半導体装置が完
成する。
なおエミソタ不純吻の拡散源に用いるノンドープ・シリ
コン層はシングル・シリコン或いはアモルファス・シリ
コンであっても良い。
コン層はシングル・シリコン或いはアモルファス・シリ
コンであっても良い。
またシリコン層の上層部への不純物導入は堆積（デポジ
ット）法によってもよい。
ット）法によってもよい。
なおまた本発明は」二記ｎｐｎ型に限らず、ｐｎｐ型バ
イポーラ半導体装置にも勿論適用される。
イポーラ半導体装置にも勿論適用される。
以上説明のように本発明によれは、基板Ｊ−に成長した
シリコン層を介しての不純物の固相拡散によりエミッタ
領域を形成するバイポーラトランジスタの製造方法にお
いて１．十二記シリコン層の厚さとエミッタ窓の開孔幅
との兼ね合いにより該エミッタ領域の深さをａＩＩＪ御
して、１回の固用拡散工（−一により深さの異なる複数
のエミッタ領域が形成できる。
シリコン層を介しての不純物の固相拡散によりエミッタ
領域を形成するバイポーラトランジスタの製造方法にお
いて１．十二記シリコン層の厚さとエミッタ窓の開孔幅
との兼ね合いにより該エミッタ領域の深さをａＩＩＪ御
して、１回の固用拡散工（−一により深さの異なる複数
のエミッタ領域が形成できる。
従って本発明によれば、異なるｈＦＥを有する複数のバ
イポーラトランジスタを有する半導体装置の製造工程が
大幅に簡略化され、該半導体装置の原価の低減、製造手
番の短縮に有効である。
イポーラトランジスタを有する半導体装置の製造工程が
大幅に簡略化され、該半導体装置の原価の低減、製造手
番の短縮に有効である。
第１図（ａｊ〜（Ｃ）は本発明の原理を示す工程断面図
、第２図（ａ）〜（ｆ）は本発明の一実施例の工程断面
図、である。 図において、 １は半導体基板、 ２Ａ、２１１はヘース令頁域、 ３は絶縁膜、 ４八、４１！はエミッタ窓、 ５．５八、５Ｂハノントーブ・シリコン層、６ばへＳ導
大層、 ７Ａ、７Ｂはｎ ’型エミッタ領域、 Ｌｏ、 ｔｇはシリコン層の厚さ を示ず。
、第２図（ａ）〜（ｆ）は本発明の一実施例の工程断面
図、である。 図において、 １は半導体基板、 ２Ａ、２１１はヘース令頁域、 ３は絶縁膜、 ４八、４１！はエミッタ窓、 ５．５八、５Ｂハノントーブ・シリコン層、６ばへＳ導
大層、 ７Ａ、７Ｂはｎ ’型エミッタ領域、 Ｌｏ、 ｔｇはシリコン層の厚さ を示ず。
Claims (1)
- 【特許請求の範囲】 一導電型ベース領域上の絶縁膜にエミッタ窓を開孔し
、該エミッタ窓内を含む該絶縁膜上にノンドープ・シリ
コン層を形成し、該ノンドープ・シリコン層の上層部に
選択的に反対導電型不純物を導入し、熱処理により該反
対導電型不純物を該エミッタ窓を介し且つ該シリコン層
のノンドープ領域を介して該ベース領域内へ拡散させて
該ベース領域内に反対導電型エミッタ領域を形成する工
程を用いて一半導体基板上に複数のバイポーラトランジ
スタを形成する工程を含み、 且つ複数のエミッタ窓の開孔幅を変え、該エミッタ窓の
開孔幅と該シリコン層の厚さとの兼ね合いにより該エミ
ッタ領域の深さを制御して、小さい開孔幅のエミッタ窓
の下部に、大きい開孔幅のエミッタ窓の下部に形成され
る第２のエミッタ領域よりも浅い第１のエミッタ領域を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140690A JPH0831474B2 (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140690A JPH0831474B2 (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01309372A true JPH01309372A (ja) | 1989-12-13 |
| JPH0831474B2 JPH0831474B2 (ja) | 1996-03-27 |
Family
ID=15274488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140690A Expired - Lifetime JPH0831474B2 (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831474B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512300A (en) * | 1992-09-15 | 1996-04-30 | Warner-Lambert Company | Prevention of ibuprofen from forming low melting eutectics with other therapeutic agents in solid dosage forms |
-
1988
- 1988-06-08 JP JP63140690A patent/JPH0831474B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512300A (en) * | 1992-09-15 | 1996-04-30 | Warner-Lambert Company | Prevention of ibuprofen from forming low melting eutectics with other therapeutic agents in solid dosage forms |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831474B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01309372A (ja) | 半導体装置の製造方法 | |
| JPS6228587B2 (ja) | ||
| JPS6123665B2 (ja) | ||
| JPS6151871A (ja) | 半導体装置 | |
| JPH01105578A (ja) | 半導体装置の製造方法 | |
| JPS5827340A (ja) | 半導体集積回路装置の製造法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH0243740A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH02305467A (ja) | 半導体集積回路の製造方法 | |
| JPS60132372A (ja) | 半導体装置およびその製造方法 | |
| JPS58105575A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01217907A (ja) | 半導体装置の製造方法 | |
| JPH02278866A (ja) | 半導体装置の製造方法 | |
| JPS60229370A (ja) | 自己整合型半導体装置の製造方法 | |
| JPS6147661A (ja) | 半導体装置の製造方法 | |
| JPH03160754A (ja) | 半導体集積回路の製造方法 | |
| JPS6252965A (ja) | 半導体装置の製造方法 | |
| JPH0586872B2 (ja) | ||
| JPH01130553A (ja) | 半導体集積回路の製造方法 | |
| JPH03155155A (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JPH01313958A (ja) | 半導体装置の製造方法 | |
| JPS6248067A (ja) | 半導体装置の製造方法 | |
| JPH03104234A (ja) | 半導体集積回路の製造方法 |