JPH02139960A - 半導体装置における抵抗素子の製造方法 - Google Patents
半導体装置における抵抗素子の製造方法Info
- Publication number
- JPH02139960A JPH02139960A JP63293419A JP29341988A JPH02139960A JP H02139960 A JPH02139960 A JP H02139960A JP 63293419 A JP63293419 A JP 63293419A JP 29341988 A JP29341988 A JP 29341988A JP H02139960 A JPH02139960 A JP H02139960A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- resistance value
- resistance
- region
- insulating region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の゛製造において抵抗素子をぎ
成ず゛る方法に関するものである。
成ず゛る方法に関するものである。
第２図は、半導体装置の抵抗素子の従来の製造方法の主
要段階における状態を示す平面図で、まず第２図ａ）に
示すように半導体基板１の表面部の一部にイオン注入及
びアニーリングを施すか、基板１上に選択的にエピタキ
シャル成長を施すか、あるいは、基板１上の全面に形成
された活性層にメサエッチングを施す、等に依り活性層
２を形成し、その両端部にオーミック接触するオーミッ
ク電極３を形成する。次にこの抵抗素子の抵抗値を測定
し、所望の抵抗値との差から絶縁層化すべき領域６を決
定する。そして第２図ｂ）に示すようにこの領域にイオ
ン注入を行なうと注入された部分が絶縁領域６になり、
所望の抵抗値を得る。
要段階における状態を示す平面図で、まず第２図ａ）に
示すように半導体基板１の表面部の一部にイオン注入及
びアニーリングを施すか、基板１上に選択的にエピタキ
シャル成長を施すか、あるいは、基板１上の全面に形成
された活性層にメサエッチングを施す、等に依り活性層
２を形成し、その両端部にオーミック接触するオーミッ
ク電極３を形成する。次にこの抵抗素子の抵抗値を測定
し、所望の抵抗値との差から絶縁層化すべき領域６を決
定する。そして第２図ｂ）に示すようにこの領域にイオ
ン注入を行なうと注入された部分が絶縁領域６になり、
所望の抵抗値を得る。
て発明が解決しようとする課題〕
従来の方法は、以上のように形成されているので、設計
値に対して低抵抗のものは高抵抗側へ調整可能であるが
、高抵抗側へずれたものは調整不可能である。また、従
来法では調整前の抵抗測定は、テズトパター°ンを用い
て行っており、個々のパターンのばらつきを補正する術
がなく、製造精度の向上が難しく、ひいては製造歩留り
が上がらないなどの問題があった。
値に対して低抵抗のものは高抵抗側へ調整可能であるが
、高抵抗側へずれたものは調整不可能である。また、従
来法では調整前の抵抗測定は、テズトパター°ンを用い
て行っており、個々のパターンのばらつきを補正する術
がなく、製造精度の向上が難しく、ひいては製造歩留り
が上がらないなどの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、抵抗値が設計値に対して低抵抗φ高抵抗のど
ちら側へずれた場合にも調整可能であり、しかも、個々
の抵抗素子の抵抗値を正確に制御できる半導体装置にお
ける抵抗素子の製造方法を得ることを目的とする。
たもので、抵抗値が設計値に対して低抵抗φ高抵抗のど
ちら側へずれた場合にも調整可能であり、しかも、個々
の抵抗素子の抵抗値を正確に制御できる半導体装置にお
ける抵抗素子の製造方法を得ることを目的とする。
この発明に係る抵抗素子の製造方法は、活性層の一部に
予め集束イオンビームのイオン注入により絶縁領域を形
成しておき、その一部をアニールして結晶性回復をさせ
ることにより活性層の抵抗値を下げる工程と、・上記絶
・縁領域以外の活性層の一部に所要のイオンを注入し、
該イオン注入部を絶縁化することにより活性層の抵抗値
を上げる工程とを備え、あるいはさらに上記抵抗値調整
を個々のパターンの抵抗値を測定しなガら行なうように
したものである。
予め集束イオンビームのイオン注入により絶縁領域を形
成しておき、その一部をアニールして結晶性回復をさせ
ることにより活性層の抵抗値を下げる工程と、・上記絶
・縁領域以外の活性層の一部に所要のイオンを注入し、
該イオン注入部を絶縁化することにより活性層の抵抗値
を上げる工程とを備え、あるいはさらに上記抵抗値調整
を個々のパターンの抵抗値を測定しなガら行なうように
したものである。
この発明における抵抗素子の製造方法では、活り
柱層の一部招イオン注入により絶縁化し活性層の抵抗値
を上げる工程のみでなく、絶縁化した活性層の一部をア
ニールして結晶性回復することにより再活性化領域を形
成し活性層の抵抗値を下げる工程をそなえたので、抵抗
値を低抵抗側、高抵抗側のいずれにもに制御することが
出来る。又、個々の抵抗素子の抵抗値を測定しながら抵
抗値を調整すれば、所要の抵抗値により正確に制御する
ことができる。
を上げる工程のみでなく、絶縁化した活性層の一部をア
ニールして結晶性回復することにより再活性化領域を形
成し活性層の抵抗値を下げる工程をそなえたので、抵抗
値を低抵抗側、高抵抗側のいずれにもに制御することが
出来る。又、個々の抵抗素子の抵抗値を測定しながら抵
抗値を調整すれば、所要の抵抗値により正確に制御する
ことができる。
第１図（ａ）〜（ｄ）はこの発明の一実施例の主要段階
における状態を示す平面図であり、以下本実施例の製造
方法について説明する。
における状態を示す平面図であり、以下本実施例の製造
方法について説明する。
まず、第１図（ａ）に示すようにＧａＡｓ基板１の上に
選択的にＳｉをイオン注入し、アニールを行なって活性
層２を形成し、活性層２に接触する様にＡｕ−Ｇｅを蒸
着し、リフトオフ法によってパターニングを行いζその
後熱処理を行ってオーミック電極３を形成する。
選択的にＳｉをイオン注入し、アニールを行なって活性
層２を形成し、活性層２に接触する様にＡｕ−Ｇｅを蒸
着し、リフトオフ法によってパターニングを行いζその
後熱処理を行ってオーミック電極３を形成する。
次に第１図（ｂ）に示すように上記活性層２の一部に集
束イオンビームを照射し絶縁領域（結晶欠陥領域）４を
形成する。イオン注入には例えば加速エネルギー２００
ＫｅＶのＢｅイオンを用いる。
束イオンビームを照射し絶縁領域（結晶欠陥領域）４を
形成する。イオン注入には例えば加速エネルギー２００
ＫｅＶのＢｅイオンを用いる。
次にプローブ７をオーミック電極３にあて抵抗素子の抵
抗値を測定し、所要の抵抗値より低い場合第１図（Ｃ）
に示すように第１図（ｂ）で示した絶縁領域４の一部を
アニールによって結晶性を回復させ低抵抗化させること
によって所要の抵抗値を得る。アニールする方法として
例えば、約１０Ｊ／ａｍ”のレーザーを短時間で照射し
、局部的にレーザーアニールを行なう。所要の抵抗値よ
り低い場合は、従来法通り、第１図（ｄ）に示すように
活性！Ｉ２の絶縁化されていない領域の一部に集束イオ
ンビームを照射（例えば２００ＫｅＶに加速したＢｅイ
オンを照射）シ、抵抗値調整のための絶縁領域６を形成
し、抵抗素子の抵抗値を上げることによって所要の抵抗
値を得る。
抗値を測定し、所要の抵抗値より低い場合第１図（Ｃ）
に示すように第１図（ｂ）で示した絶縁領域４の一部を
アニールによって結晶性を回復させ低抵抗化させること
によって所要の抵抗値を得る。アニールする方法として
例えば、約１０Ｊ／ａｍ”のレーザーを短時間で照射し
、局部的にレーザーアニールを行なう。所要の抵抗値よ
り低い場合は、従来法通り、第１図（ｄ）に示すように
活性！Ｉ２の絶縁化されていない領域の一部に集束イオ
ンビームを照射（例えば２００ＫｅＶに加速したＢｅイ
オンを照射）シ、抵抗値調整のための絶縁領域６を形成
し、抵抗素子の抵抗値を上げることによって所要の抵抗
値を得る。
なお、上記実施例ではＧａＡｓ１板を用いたが、その他
Ｓｉまたは他の■−ｖ族、Ｉｆ−ＶＩ族化合物半導体を
用いてもよい。
Ｓｉまたは他の■−ｖ族、Ｉｆ−ＶＩ族化合物半導体を
用いてもよい。
また、活性層２を形成する方法としてはＳｉを選択的に
注入しアニールを行ったが、その他、基板上に選択的に
エピタキシャル成長を施す、基板上の全面に形成された
活性層にメサエッチングを施す、基板上の全面に形成さ
れた活性層にアイソレージロン注入を行なう等の方法を
用いても良い。
注入しアニールを行ったが、その他、基板上に選択的に
エピタキシャル成長を施す、基板上の全面に形成された
活性層にメサエッチングを施す、基板上の全面に形成さ
れた活性層にアイソレージロン注入を行なう等の方法を
用いても良い。
又、絶縁領域形成時に照射する集束イオンビームとして
２００ＫｅＶのＢｅイオンを用いたが、これは絶縁層を
形成出来る方法であればその他どのような方法を用いて
もよい。
２００ＫｅＶのＢｅイオンを用いたが、これは絶縁層を
形成出来る方法であればその他どのような方法を用いて
もよい。
更に、絶縁領域（結晶欠陥領域）の結晶性を回復し低抵
抗化させるためにレーザーを用いてアニールを行ったが
、これは局部的にアニールを行えるものであればＥＢ等
の他の方法を用いても良く、上記実施例と同様の効果を
奏する。
抗化させるためにレーザーを用いてアニールを行ったが
、これは局部的にアニールを行えるものであればＥＢ等
の他の方法を用いても良く、上記実施例と同様の効果を
奏する。
以上のようにこの発明によれば、抵抗素子の抵抗値調整
において、活性層の一部に予め集束イオンビームのイオ
ン注入により絶縁領域を形成しておき、その一部をアニ
ールして結晶性回復をさせる工程を備えたので、低抵抗
側への調整が可能になって任意の抵抗値を得ることがで
き、また、個々の抵抗素子の抵抗値を測定しながら調整
するようにすれば、より精度の高い抵抗値が得られる効
果がある。
において、活性層の一部に予め集束イオンビームのイオ
ン注入により絶縁領域を形成しておき、その一部をアニ
ールして結晶性回復をさせる工程を備えたので、低抵抗
側への調整が可能になって任意の抵抗値を得ることがで
き、また、個々の抵抗素子の抵抗値を測定しながら調整
するようにすれば、より精度の高い抵抗値が得られる効
果がある。
第１図はこの発明の一実施例による半導体装置における
抵抗素子の製造方法を説明する平面図、第２図は従来の
抵抗素子の製造方法の工程を説明する平面図である。 １・・・基板、２・・・活性層、３・・・オーミック電
極、４・・・絶縁領域、５・・・結晶性回復領域、６・
・・抵抗調整用絶縁領域、７・・・プローブである。 なお図中同一符号は同−又は相当部分を示す。
抵抗素子の製造方法を説明する平面図、第２図は従来の
抵抗素子の製造方法の工程を説明する平面図である。 １・・・基板、２・・・活性層、３・・・オーミック電
極、４・・・絶縁領域、５・・・結晶性回復領域、６・
・・抵抗調整用絶縁領域、７・・・プローブである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １）半導体装置における抵抗素子の製造方法において、 半導体基板の表面部に抵抗素子を構成すべき活性層を形
成し、この活性層の両端部にそれぞれオーミック接触す
るオーミック電極を形成する工程と、 上記活性層の一部に所要のイオンを注入し当該イオン注
入部を絶縁領域とする工程と、 上記絶縁領域の一部を必要に応じて、局部的にアニール
し、結晶性回復をすることによって上記活性層の抵抗を
下げる工程と、 上記絶縁領域以外の活性層の一部に所要のイオンを注入
し、当該イオン注入部を絶縁化することによって上記活
性層の抵抗を上げる工程とを備えた事を特徴とする半導
体装置における抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293419A JPH02139960A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置における抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293419A JPH02139960A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置における抵抗素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02139960A true JPH02139960A (ja) | 1990-05-29 |
Family
ID=17794524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63293419A Pending JPH02139960A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置における抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02139960A (ja) |
-
1988
- 1988-11-18 JP JP63293419A patent/JPH02139960A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4732871A (en) | Process for producing undercut dummy gate mask profiles for MESFETs | |
| US4172741A (en) | Method for laser trimming of bi-FET circuits | |
| US5650335A (en) | Method of fabricating a semiconductor device including a process of adjusting fet characteristics after forming the fet | |
| JPH02139960A (ja) | 半導体装置における抵抗素子の製造方法 | |
| JPS62265769A (ja) | 電界効果トランジスタのスレツシヨルド電圧を調節する方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPH10200133A (ja) | 可変容量ダイオードの製造方法 | |
| JPH0434822B2 (ja) | ||
| JPH0824160B2 (ja) | 半導体装置の製造方法 | |
| JPS622625A (ja) | 化合物半導体の絶縁層形成方法 | |
| JPH02237022A (ja) | 導電性領域を形成する方法及び半導体装置の製造方法 | |
| Harris | The effects of dose rate and implantation temperature on lattice damage and electrical activity in ion-implanted GaAs | |
| JPS6237969A (ja) | 半導体装置の製造方法 | |
| JP2000021803A (ja) | 不純物量の測定方法およびそれを用いた半導体装置の製造方法 | |
| JPH0528909B2 (ja) | ||
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS5837979B2 (ja) | 半導体基体内への不純物ド−プ領域の形成法 | |
| JP2006066644A (ja) | 半導体の電気特性測定方法 | |
| JPS63114159A (ja) | トリム可能な高い値の多結晶シリコン抵抗 | |
| JPH0478034B2 (ja) | ||
| JPH084085B2 (ja) | 半導体の電解エッチング方法 | |
| JPH0360118A (ja) | コンタクト電極の形成方法 | |
| JPS5945228B2 (ja) | 半導体装置の製造方法 | |
| JPH03136325A (ja) | 半導体装置の製造方法 | |
| JPS5914903B2 (ja) | イオン注入法を用いた電界効果型トランジスタの製造方法 |