JPH0220906A - エミッタフォロア回路 - Google Patents
エミッタフォロア回路Info
- Publication number
- JPH0220906A JPH0220906A JP63171278A JP17127888A JPH0220906A JP H0220906 A JPH0220906 A JP H0220906A JP 63171278 A JP63171278 A JP 63171278A JP 17127888 A JP17127888 A JP 17127888A JP H0220906 A JPH0220906 A JP H0220906A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- transistor
- emitter follower
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体回路技術分野のエミッタフォロア回路
に関するものである。
に関するものである。
従来の技術
従来のエミッタフォロア回路では、入出力の直流電圧レ
ベルを揃える為に、ＮＰＮ型、ＰＮＰ型のトランジスタ
各１個を、入力側、出力側の２段に接続する構成となっ
ていた。以下では、従来のエミッタフォロア回路につい
て、その構成と動作を説明する。
ベルを揃える為に、ＮＰＮ型、ＰＮＰ型のトランジスタ
各１個を、入力側、出力側の２段に接続する構成となっ
ていた。以下では、従来のエミッタフォロア回路につい
て、その構成と動作を説明する。
第２図は従来のエミッタフォロア回路を示す回路図であ
る。第２図Ａ、Ｂにおいて、１７ 、２５は入力端子、
１８．２６は出力端子、１９ 、２７は入力側トランジ
スタ、２０．２８は出力側トランジスタ、２１．２９は
入力側抵抗、２２．３０は出力側抵抗、２３は入力側ト
ランジスタを流れる電流、２４は出力側トランジスタを
流れる電流である。又、第２図Ａと第２図Ｂの回路構成
は、ＮＰＮ型とＰＮＰ型のトランジスタの極性を逆にし
だもので、基本的には動作原理が同じものである為、以
下第２図Ａについての説明を行なう。
る。第２図Ａ、Ｂにおいて、１７ 、２５は入力端子、
１８．２６は出力端子、１９ 、２７は入力側トランジ
スタ、２０．２８は出力側トランジスタ、２１．２９は
入力側抵抗、２２．３０は出力側抵抗、２３は入力側ト
ランジスタを流れる電流、２４は出力側トランジスタを
流れる電流である。又、第２図Ａと第２図Ｂの回路構成
は、ＮＰＮ型とＰＮＰ型のトランジスタの極性を逆にし
だもので、基本的には動作原理が同じものである為、以
下第２図Ａについての説明を行なう。
以上のように構成されたエミッタフォロア回路において
、入力電圧をＶＩＮ −出力電圧を又刃Ｔ、入力側トラ
ンジスタのベースエミッタ間電圧をｖＢＥＩＮＩ”力側
トランジスタのペースエミッタ間電圧をｖＢＥＯＵＴ
とすれば、ｖＯＵＴは以下のようになる。
、入力電圧をＶＩＮ −出力電圧を又刃Ｔ、入力側トラ
ンジスタのベースエミッタ間電圧をｖＢＥＩＮＩ”力側
トランジスタのペースエミッタ間電圧をｖＢＥＯＵＴ
とすれば、ｖＯＵＴは以下のようになる。
ｖＯＵＴ＝ｖＩＮ−ｖＢＥＩＮ＋ｖＢＥＯＵＴコノ時、
ｖＢＥＩＮ ’！：ｖＢＥＯＵＴ ７”、ホホ等シイ事
より、ｖＯＵＴは”ＩＮにほぼ等しくなυ、エミッタフ
ォロア回路の出力が得られる。
ｖＢＥＩＮ ’！：ｖＢＥＯＵＴ ７”、ホホ等シイ事
より、ｖＯＵＴは”ＩＮにほぼ等しくなυ、エミッタフ
ォロア回路の出力が得られる。
但し、ここで云う入出力トランジスタの特性は等しいも
のとする。
のとする。
発明が解決しようとする課題
しかしながら上記のような構成では、入力側トランジス
タを流れる電流２３が入力側抵抗２１に、又出力側トラ
ンジスタを流れる電流２４が出力側抵抗２２に依存する
為、電流２３．２４の大きさが必ずしも等しくない。そ
の為、ｖＢＥＩＮ とｖＢＥＯＵＴが異なシ、出力電圧
ｖｏＵＴと入力電圧ｖＩＮの間に歪が生じるという課題
を有していた。
タを流れる電流２３が入力側抵抗２１に、又出力側トラ
ンジスタを流れる電流２４が出力側抵抗２２に依存する
為、電流２３．２４の大きさが必ずしも等しくない。そ
の為、ｖＢＥＩＮ とｖＢＥＯＵＴが異なシ、出力電圧
ｖｏＵＴと入力電圧ｖＩＮの間に歪が生じるという課題
を有していた。
本発明はかかる点に鑑み、入出力間の歪の小さいエミッ
タフォロア回路を提供する事を目的とする。
タフォロア回路を提供する事を目的とする。
課題を解決するだめの手段
本発明は、上記目的を達成するため、出力側トランジス
タに流れる電流量を、入力側トランジスタに流れる電流
量に等しくするカレントミラー回路を備えたことを特徴
とする。
タに流れる電流量を、入力側トランジスタに流れる電流
量に等しくするカレントミラー回路を備えたことを特徴
とする。
作 用
本発明は前記した構成によシ、入力側トランジスタに流
れる電流と同じ大きさの電流を、カレントミラー回路に
よって、出力側トランジスタに供給する事により、入出
力側トランジスタのベースエミッタ間電圧を等しくし、
入出力電圧間の歪を小さくする事ができる。
れる電流と同じ大きさの電流を、カレントミラー回路に
よって、出力側トランジスタに供給する事により、入出
力側トランジスタのベースエミッタ間電圧を等しくし、
入出力電圧間の歪を小さくする事ができる。
実施例
第１図Ａ、Ｂは、本発明の実施例におけるエミッタフォ
ロア回路を示す回路図である。第１図Ａ。
ロア回路を示す回路図である。第１図Ａ。
Ｂにおいて、１，１ｏは入力端子、２，１１は出力端子
、３，１２は入力側トランジスタ、４，１３は出力側ト
ランジスタ、５，１４は入力側抵抗、６．１６はカレン
トミラー回路の入力側トランジスタ、７．１６はカレン
トミラー回路の出力側トランジスタ、８は入力側トラン
ジスタを流れる電流、９は出力側トランジスタを流れる
電流である。
、３，１２は入力側トランジスタ、４，１３は出力側ト
ランジスタ、５，１４は入力側抵抗、６．１６はカレン
トミラー回路の入力側トランジスタ、７．１６はカレン
トミラー回路の出力側トランジスタ、８は入力側トラン
ジスタを流れる電流、９は出力側トランジスタを流れる
電流である。
又、第１図Ａと第１図Ｂの回路構成は、ＮＰＮ型とＰＮ
Ｐ型のトランジスタの極性を逆にしだもので、基本的に
は動作原理が同じものである為、以下第１図Ａについて
の説明を行なう。
Ｐ型のトランジスタの極性を逆にしだもので、基本的に
は動作原理が同じものである為、以下第１図Ａについて
の説明を行なう。
以上のように構成されたエミッタフォロア回路において
、入力電圧をｖＩＮ、出力電圧をｖｏＵＴ入力側トラン
ジスタのベースエミッタ間電圧をｖＢＥＩＮ、出力側ト
ランジスタのベースエミッタ間電圧をＶＢＥＯＵＴ 、
入力側トランジスタに流れる電流をエエＮ、出力側トラ
ンジスタに流れる電流をｌ０ＵＴとする。又、各トラン
ジスタの電流増幅率ｈＦＥ を無限大とし、入力側、出
力側のトランジスタの特性が同じものとし、カレントミ
ラー回路内の入力側、出力側のトランジスタの特性が同
じものとする。
、入力電圧をｖＩＮ、出力電圧をｖｏＵＴ入力側トラン
ジスタのベースエミッタ間電圧をｖＢＥＩＮ、出力側ト
ランジスタのベースエミッタ間電圧をＶＢＥＯＵＴ 、
入力側トランジスタに流れる電流をエエＮ、出力側トラ
ンジスタに流れる電流をｌ０ＵＴとする。又、各トラン
ジスタの電流増幅率ｈＦＥ を無限大とし、入力側、出
力側のトランジスタの特性が同じものとし、カレントミ
ラー回路内の入力側、出力側のトランジスタの特性が同
じものとする。
この時、”ＩＮは、入力側抵抗をＲＩＮ とすれば、
”ＩＮ：（ｖＩＮ−ＶＢＥＩＮ）／ＲＩＮとなシ、入力
側抵抗に依存している。電流増幅率ｈＦＥが無限大であ
れば、カレントミラー回路内の入力側、出力側トランジ
スタのペースエミッタ間電圧が各々等しい為、ｌ０ＵＴ
はＩＩＮに等しくなる。従ってｖＢＥＩＮとｖＢＥＯＵ
Ｔ も等しくなり、ｖＯＵＴはｖＩＮ と等しくなる・ 以上のように本実施例によれば、カレントミラー回路を
設ける事によシ、入出力電圧間の歪を小さくできる。
側抵抗に依存している。電流増幅率ｈＦＥが無限大であ
れば、カレントミラー回路内の入力側、出力側トランジ
スタのペースエミッタ間電圧が各々等しい為、ｌ０ＵＴ
はＩＩＮに等しくなる。従ってｖＢＥＩＮとｖＢＥＯＵ
Ｔ も等しくなり、ｖＯＵＴはｖＩＮ と等しくなる・ 以上のように本実施例によれば、カレントミラー回路を
設ける事によシ、入出力電圧間の歪を小さくできる。
発明の詳細
な説明したように本発明によれば、入出力間の歪の小さ
いエミッタフォロア回路が実現でき、その実用的効果は
大きい。
いエミッタフォロア回路が実現でき、その実用的効果は
大きい。
第１図Ａ、Ｂは本発明における実施例のエミッタフォロ
ア回路を示す回路図、第２図Ａ、Ｂは従来のエミッタフ
ォロア回路を示す回路図である。 １．１ｏ・・・・・・入力端子、２，１１・・・・・・
出力端子、３．１２・・・・・・入力側トランジスタ、
４．１３・・・・・・出力側トランジスタ、５，１４・
・・・・・入力側抵抗、６．１６・・・・・・カレント
ミラー回路の入力側トランジスタ、７．１６・・・・・
・カレントミラー回路の出力側トランジスタ。
ア回路を示す回路図、第２図Ａ、Ｂは従来のエミッタフ
ォロア回路を示す回路図である。 １．１ｏ・・・・・・入力端子、２，１１・・・・・・
出力端子、３．１２・・・・・・入力側トランジスタ、
４．１３・・・・・・出力側トランジスタ、５，１４・
・・・・・入力側抵抗、６．１６・・・・・・カレント
ミラー回路の入力側トランジスタ、７．１６・・・・・
・カレントミラー回路の出力側トランジスタ。
Claims (1)
- ＮＰＮ型、ＰＮＰ型のトランジスタ各１個を、入力側、
出力側の２段に接続する事によって構成されるエミッタ
フォロア回路において、出力側トランジスタに流れる電
流量を入力側トランジスタに流れる電流量に等しくする
カレントミラー回路を備えた事を特徴とするエミッタフ
ォロア回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171278A JPH0220906A (ja) | 1988-07-08 | 1988-07-08 | エミッタフォロア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171278A JPH0220906A (ja) | 1988-07-08 | 1988-07-08 | エミッタフォロア回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220906A true JPH0220906A (ja) | 1990-01-24 |
Family
ID=15920363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171278A Pending JPH0220906A (ja) | 1988-07-08 | 1988-07-08 | エミッタフォロア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220906A (ja) |
-
1988
- 1988-07-08 JP JP63171278A patent/JPH0220906A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0817372A2 (en) | Voltage to current conversion circuit for converting voltage to multiple current outputs | |
| US5132640A (en) | Differential current amplifier circuit | |
| US4779059A (en) | Current mirror circuit | |
| JPH0220906A (ja) | エミッタフォロア回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JPS6075107A (ja) | ホ−ル素子用増幅器 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH05308276A (ja) | Ｅｃｌゲート | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPH02188025A (ja) | ラインドライバ | |
| JPH04132091A (ja) | ピークホールド回路 | |
| JPS62264706A (ja) | 出力段回路 | |
| JPH05129852A (ja) | 差動増幅回路 | |
| JPS63245105A (ja) | 片側出力差動増幅器 | |
| JPS586321B2 (ja) | トランジスタ回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS5880908A (ja) | 増幅回路 | |
| JPS63304719A (ja) | Ｅｃｌ論理回路 | |
| JPS58201414A (ja) | 利得制御回路 | |
| JPH0585131U (ja) | エミッタ結合論理回路 | |
| JPH02122713A (ja) | 利得制御装置 | |
| JPH01236804A (ja) | 増幅器 | |
| JPH03190318A (ja) | 電圧比較器 | |
| JPS63317813A (ja) | 電圧制限回路 |