JPH02302071A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばＥＦＲＯＭ（紫外線消去形プログラマブル・リード
・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵型
の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１１図に従
って説明すると、第１１図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エボ代シ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３〉にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）、およびキャップ（４６）
を有し、前記ヘッダー（４Ｓ）はセラミック基材（４７
）に外部導出リード（４８）か低融点ガラス材で接着さ
れている。又このヘッダー（４５）はガラスに金粉が多
量に混入したいわゆる金ペーストを焼結した素子搭載部
（５０）が前記低融点ガラス材上或はセラミック基材（
４７）上に接着されており、この素子搭載部（５０）に
ＥＰＲＯＭチップ（５１）が紫外線照射面を上にして装
着され、このチップ（５１）の電極と前記外部導出リー
ド（４８）とが金属細線（５２）によって接続されてい
る。前記キャップ（４６）は蓄部材であって、前記ＥＰ
ＲＯＭチップ（５１）の紫外線照射面と対向する部分に
窓（５３）を有するセラミック基材（５４）を含み、こ
のキャップ（４６）は低融点ガラスによってヘッダー（
４５）に配置されたＥＰＲＯＭチップ（５１）を密封し
ている。この様にＥＰＲＯＭチップ（５１）を密封した
ＥＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）の
スルーホール（４３）に外部導出リード（４８）を挿通
させ半田によって固定される。このスルーホール〈４３
）は導電性配線パターン（４１）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
フネクタ端子部（５５）から図示しない雌型コネクタへ
と接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＦ
ＲＯＭ素子を一旦パッケージに組立てることである。Ｅ
ＦＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１２図に示したＥＰＲＯＭ
実装構造がある。

以下に第１２図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０〉は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップクロ１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（ｓｏｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップクロ１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２〉と、この
金属細線（６２）と前記配線パターン（ｓｏｂ）との接
続部分とが合成樹脂（６５）（例えば日東電工社製、型
名ＭＰ−１０）で被覆されている。もし、絶縁性基板（
６０）と、ＥＰＲＯＭチップ（６１〉と窓材（６４）と
を加えた総合厚さ寸法を更に低くする必要があれば、前
記基板（６０）のチップ搭載エリヤ（６０ｃ）をザグリ
穴としてこの基板（６０）の厚さの半分程度握れば良い
。又この様なザグリ穴としておけば、合成樹脂（６５）
の流れ止めダムが形成され湿気などの浸入に対して有効
に作用する。

第１１図および第１２図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（）１０５に１／１８）
に記載されている。

（ハ）発明が解決しようとする課題 第１２図で示したＥＰＲＯＭ実装構造ではＥＦＲＯＭの
チップをプリント基板上にダイポンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体のノ」＼
型化である。即ち、第１２図からは明らかにされていな
いがＥＦＲＯＭの周辺に固着されているマイクロコンピ
ュータおよびその周辺回路素子はディスクリート等の電
子部品で構成されているために、ＥＰＲＯＭを搭載した
プリント基板用の集積回路としてのシステム全体を見た
場合なんら小型化とはならず従来通りプリント基板の大
型化、即ちシステム全体が大型化になる問題がある。

また、第１１図に示した実装構造においても第１２図と
同様にＥＦＲＯＭの周辺の回路、即ち、マイクロコンピ
ュータやその周辺ＬＳＩ、ＩＣ等の回路素子がディスク
リート等の電子部品で構成されているため、プリント基
板の大型化、即ちシステム全体が大型化となりユーザが
要求される軽薄短小のＥＦＲＯＭ搭載の集積回路を提供
することができない大きな問題がある。

更に第１１図および第１２図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１１図および第１２図で示したＥＦＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

更に第１１図及び第１２図で示したＥＦＲＯＭ実装構造
では一枚のプリント基板上にＥＦＲＯＭとディスクリー
ト部品からなるマイクロコンピュータ及びその周辺の回
路素子の全ての素子が搭載されているため上述した様に
システム自体の小型化という点で大きな問題となる。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上にチップ型のＥＰＲＯＭチップ
とマイクロコンピュータを搭載し、他方の基板上あるい
は一方の基板上にその他の全ての回路素子を搭載し、他
方の基板の所定位置に設けられた孔でＥＰＲＯＭチップ
だけが露出する基板上に搭載され、マイクロコンピュー
タおよび他の全ての回路素子を二枚の基板とケース材で
形成された封止空間に封止する構造を特徴とする。

従ってＥＰＲＯＭチップを搭載した混成集積回路を極め
て小型化でしかも二枚の基板上に回路素子を実装でき高
密度実装のＥＰＲＯＭチップ内蔵の混成集積回路装置を
提供することができる。

（＊）作用 この様に本発明に依れば、二枚の基板の他方の基板の周
端辺の所定位置に孔を設け、その孔で露出した一方の基
板上の導電路にＥＰＲＯＭチップを搭載し隣接する導電
路と接続してい′るのでＥＰＲＯＭチップの載置位置を
任意に設定できるので、内蔵するマイクロコンピュータ
との電気的接続を考慮して、効率良＜ＥＰＲＯＭチップ
とマイクロコンピュータとを接続することができ、信号
線即ち導電路の引回し線を不要にすることができる。

更にＥＰＲＯＭチップの隣接する位置に最も関連の深い
マイクロコンピュータを配置でき、ＥＰＲＯＭチップと
マイクロコンピュータ間のデータのやりとりを行うデー
タ線を最短距離あるいは最／Ｊ＼距離で実現でき、デー
タ線の引回しによる実装密度のロスを最小限に抑制する
ことになり、高密度の実装が行える。

更に本発明ではＥＰＲＯＭチップ以外の全ての回路素子
はチップで二枚の基板のいずれか一方の基板上に搭載さ
れ且つ、二枚の基板とケース材で形成された封止空間内
に収納されるため小型化でしかも高密度実装ができ取扱
い性の優れた混成集積回路装置を提供することができる
。

〈へ）実施例 以下に第１図乃至第１０図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置＜１）が示されている。この混成集積回路装置
＜１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、二枚の集
積回路基板（２）（３）の他方の基板（２）の所定位置
に設けられた孔（４）と、二枚の集積回路基板（２０３
）上に形成された所望形状の導電路（５）と、一方の導
電路（５）と接続された不揮発性メモリーチップ（６）
と、そのメモリーチップクロ）からデータを供給され且
つ不揮発性メモリーチップ（６）が搭載された一方の基
板（３）上の導電路（５）と接続されたマイクロコンピ
ュータ（７）と、二枚の基板り２）（３）上の導電路（
５）と接続された周辺の回路素子（８）と、二枚の基板
（２）（３）を離間して一体化するケース材（９）とを
から構成される。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば０．５〜１．０ｒＩｎ厚のアル
ミニウム基板を用いる。その二枚の基板（２）（３）の
表面には第４図に示す如く、周知の陽極酸化により酸化
アルミニウム膜（９）（アルマイト層）が形成され、そ
の−主面側に１０〜７０μ厚のポリイミド等のフレキシ
ブル性を有した絶縁樹脂層（１０）が貼着される。更に
絶縁樹脂層（１０）上には１０〜７０μ厚の銅箔（１１
）が絶縁樹脂層（１０）と同時にローラーあるいはホッ
トプレス等の手段により貼着されている。ところで、二
枚の基板（２）（３）はフレキシブル性を有する絶縁樹
脂、Ｗ（１０）によって所定の間隔離間されて連結され
た状態となっている。

二枚の基板（２）（３）の−主面上に設けられた銅箔り
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、銀
、白金）メッキ層が銅箔り１１）表面にメッキされる。

然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（１１〉のエツチングを行い所望の導電路（５
）が形成される。ここでスクリーン印刷による導電路（
５）の細さは０．５−が限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻波束に依り約２
μまでの極細導電路（５）の形成が可能となる。

一方の基板（３）上の導電路（５）には不揮発性メモリ
ーチップクロ）とそのメモリーチップ（６）からデータ
を供給されるマイクロコンピュータ（７）が搭載され、
一方の基板（３）および他方の基板（２）上の導電路（
５）にその周辺の回路素子（８）が搭載されている。ま
た側基板（２）＜３＞の−側辺あるいは対向する側辺周
端部に導電路（５）が延在され外部リード端子（１２）
＜１３）を固着するための複数のパッドが形成されてい
る。このパッドには外部リード端子（１２）（１３）が
半田によって固着され、水平に導出されてその中央部分
で略直角に折曲られている。また側基板（２）（３）上
に形成されている導電路（５）はフレキシブル樹脂層（
１０）上に形成されているので二枚の基板（２）（３）
を股がる様にバターニングされ側基板（２）（３）の接
続が所定の位置でしかも任意に行えることができる。

不揮発性メモリーチップ（６）としてＥＰＲＯＭ（Ｅｒ
ａｓａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　０
ｎｌｙ　Ｍｅｍｏｒｙ　）チップが用いられる（以下不
揮発性メモリーチップ（６）をＥＰＲＯＭチップという
）。このＥＰＲＯＭチップ＜６）は周知の如く、ブロー
ティングゲートに蓄積されている電子（プログラム・デ
ータ）を光を照射して励起させて未記憶状態のべ１／ツ
トに戻し再書込みして利用できる素子である。ＥＰＲＯ
Ｍチップ（６）は市販されているものであって、その形
状はチップ型であれば限定されるものではなく、本実施
例ではＥＰＲＯＭチップ（６）の説明は省略する。

一方、本発明では二枚の基板く２バ３）の他方の基板（
２〉の所定位置に孔（４）が設けられている。この側基
板（２）（３）は後述するケース材（９）によって所定
間隔離間固着される。このとき、他方の基板り２）に設
けた孔り４）で露出する一方の基板（３）上の導電路〈
５）上にはＥＰＲＯＭチップ（６）がＡｇベースト、半
田等のろう材によって固着搭載され、孔り４）で露出し
た一方の基板り３）上にはＥＰＲＯＭチップ＜６）と接
続される複数の導電路（５）の一端が延在されている。

その導電路（５）とＥＰＲＯＭチップ（６）とはＡｆ！
、ワイヤ線で超音波ボンディング接続が行われている。

ＥＰＲＯＭチップ（６）のプログラム・データを選択し
て供給されるマイクロコンピユータフ７）オよびその周
辺の回路素子（８）のＩＣ，トランジスタ、チップ抵抗
およびチップコンデンサー等はチップ部品で所望の導電
路（５）上に半田付けあるいはＡｇペースト等のろう材
によって付着され、マイクロコンピュータ〈７）および
回路素子（８）は近傍の導電路（５）に超音波ボンディ
ング接続されている。更に導電路（５〉間にはスクリー
ン印刷によるカーボン抵抗体あるいはニッケルメッキに
よるニッケルメッキ抵抗体が抵抗素子として形成されて
いる。

更に詳述するとＥＰＲＯＭチップ（６）とマイクロコン
ピュータ（７）は孔（４）が設けられていない一方の基
板（３）上の導電路（５）と接続され、その他の全ての
回路素子（８）は一方及び他方の基板（２）（３）の所
定位置の導電路（５）上に付着されている。

ケース材（９）は絶縁部材の前回ｍ性樹脂から形成され
、第３図に示す如く、二枚の基板（２）（３）を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。ケース材（９）には一方の基板（２）に設けた孔
（４）の周囲と孔（４）によって露出された他の基板（
３）表面の周囲と当接される一定の厚みを有した補助枠
＜１８）が設けられている。この補助枠（１８）はケー
ス材（９）と連結バー（１９）によって一体形成されて
いる。また、ケース材〈９）の−側辺は両基板（２）（
３）を配置したときにフィルム樹脂層（１０）が容易に
折曲される様に円弧状に形成されている。

ケース材（９）と二枚の基板（２）（３）との固着は接
着シートによって行われ、フィルム樹脂層（１０）によ
って連結された両基板（２）（３）でケース材（９）を
挾む様に且つ搭載された回路素子を対向させる様にして
固着される。このとき、両基板（２）（３）を連結する
フィルム樹脂層（１０）は上述したケース材（９）に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路（５）が折曲時に切断する恐れはない。ケ
ース材（９）と両基板（２）（３）とを一体化したのち
、連結部の樹脂層（１０）が露出されるため、本実施例
では蓋体（２０）で露出した連結部分を完全に封止する
ものとする。尚、蓋体（２０）はケース材〈９）と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によっ１行われている。

他方の基板（２）の孔（４）で露出した一方の基板＜３
）上にはＥＰＲＯＭチップ（６）と接続きれる複数の導
電路（５）の一端が形成され、その導電路（５）の先端
部にＥＰＲＯＭチップ〈６）が固着される。ＥＰＲＯＭ
チップ（６）が固着された導電路り５）の他端はマイク
ロコンピュータ（７）の近傍に効率よく引回しされチッ
プ状のマイクロコンピユータフ７）とボンディングワイ
ヤで電気に超音波接続される。

ここでＥＰＲＯＭ（６）とマイクロコンピユータフ７）
との位置関係について述べる。第１図に示す如く、多数
本の導電路（５）を介して接続されるため、その導電路
（５）の引回しを短くするためにＥＰＲＯＭチップ（６
）とマイクロコンピュータ（７）は夫々、隣接する位置
かあるいはできるだけ近傍に位置する様に配置される。

従ってＥＰＲＯＭチップ（６）とマイクロコンピュータ
＜７）との導電路（５）の引回しは最短距離で形成でき
基板上の実装面積を有効に使用することができる。ＥＰ
ＲＯＭチップクロ）とその近傍あるいは隣接した位置に
配置されたチップ状のマイクロコンピュータ（７）は第
１図の如く、マイクロコンピュータ（７）の近傍に延在
拵れた導電路（５）の先端部とワイヤ線によって超音波
ボンディング接続されＥＰＲＯＭチップ（６）と１気的
に接続される。

ＥＰＲＯＭチップ（６）は第１図および第２図から明ら
かな如く、他方の基板（２）に設けた孔（４）で露出し
た一方の基板（３）上に搭載され、ケース材（９）の補
助枠（１９）で囲まれた構造となる。更に詳述すると補
助枠（１８）によって囲まれるのはＥＰＲＯＭチップ（
６）とそのＥＰＲＯＭチップ（６）と近傍の導電路り３
〉とボンディング接続するワイヤ線とが囲まれることに
なる。

更に補助枠（１８）によって囲まれた空間（１９ａ）に
は１層以上の樹脂が充填され、ＥＰＲＯＭチップ（６）
およびワイヤ線がその樹脂層によって完全に被覆される
。ＥＰＲＯＭチップ（６）上に直接被覆きれる第一層目
の樹脂はＥＰＲＯＭチップ（６）のデータを消去する場
合に紫外線を透過する必要があるために紫外線透過性樹
脂（２１ａ）が用いられる。紫外線透過性樹Ｊｌ（２１
ａ）は非芳香族系であれば限定きれず、例えばメチル系
シリコンゴムあるいはシリコンゲルが用いられる。

本実施例では第１層目の樹脂層（２１ａ）上に第２層目
の樹脂層（２１ｂ）が充填されている。第２層目の樹脂
層は第１層目とは異なりＥＰＲＯＭチップクロ）の誤消
去を肪止するために紫外線を遮断する紫外線不透過性樹
脂（２１ｂ）が用いられる。この樹脂（２１ｂ＞は芳香
環（ベンゼン環）を含んだ樹脂であれば限定されず例え
ばエポキシ系あるいはポリイミド系の樹脂が用いられ、
他方の基板（２）の上面と略一致するまで充填される。

従ってＥＰＲＯＭチップ（６）だけが補助枠（１８）に
よって囲まれ且つ２層の樹脂で被覆され、他のマイクロ
コンピュータ（７）およびその他の回路素子〈８）は側
基板（２）（３）とケース材（９）とで形成される封止
空間（２１）内に配置されることになる。

上述の如く、ＥＰＲＯＭチップ（６）と接続されるマイ
クロコンピュータ〈７）およびその周辺の回路素子（８
）は二枚の基板（２）（３）とケース材（９）で形成さ
れた封止空間部（２１）に配置する様に設定されている
。即ち、チップ状の電子部品および印刷抵抗、メッキ抵
抗等の抵抗素子の全ての素子が封止空間部（１４）内に
設けられている。

ところで本実施例では補助枠（１８）で囲まれた空間（
１９ａ）に紫外線透過性樹脂（２１ａ）および不透過性
樹脂（２１ｂ＞の２層の樹脂構造からなるが、不透過性
樹脂（２１ｂ＞の代りに第５図に示す如く、遮光用のシ
ール材り２２）を他方の基板（２）の孔（４）上に接着
しても不透過性樹ｍ＜２１ｂ）と同様に紫外線を完全に
遮断することができる。

本実施例でＥＰＲＯＭチップ（６）のデータ消去を行う
場合は紫外線不透過性樹脂（２１ｂ）あるいはシール材
（２２〉を剥離して紫外線を照射し、再書き込みをする
場合はＥＰＲＯＭチップ（６）上の紫外線透過性樹脂（
２１ａ）も剥してボンディングされた近傍の導電路（５
）にプローブ等の端子を当接させ、書き込み装置よりデ
ータを書き込む。このとき、紫外線透過性樹脂（２１ａ
）を剥す場合、樹脂（２１ａ）はあまり接着力が強くな
いためにワイヤ線が切断することはない。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第６図に示したブロック図に基づいてモデムを簡単に説
明する。

第６図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（３１）と、ＤＴＥインターフェースク３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（７）と、マイクロコンピユ
ータフ７）からアドレスされるデータを内蔵したＥＰＲ
ＯＭ（６＞と、マイクロコンピュータ（７）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮ！Ｔ）に出力する第１および第２の変復調
回路（３２）（３３）ト、マイクロコンピュータ（７）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器り３４）とをから構成さ
れている。

ＤＴＥインターフェース＜３１〉は例えばＳＴＣ９６１
０（セイコーエプソン）等のＩＣより成り、第７図の如
く、パソコンの出力信号を供給し、その出力信号を内蔵
メモリー内に蓄積してマイクロコンピュータ（７）へ出
力する送信メモリ一部（３５）と、マイクロコンピュー
タ（７）からの出力信号が供給される信号を内蔵メモリ
ー内に蓄積してパソコン（３８）へ出力する受信メモリ
一部（３６）と、送信メモリ一部（３５）および受信メ
モリ一部（３６）を介して入出力される夫々の信号を切
替える制御部（３７）とからなり、パソコン（３８）と
マイクロコンピュータ（７）とを接続するための所定の
機能を有するものである。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第８図の如く、
ＤＴＥインターフェース（３１）から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にＤＴＥインターフェース（３１）に出力信
号を出力する応答コード生成部とからなる。

変復調回路〈３８）はマイクロコンピュータ（７）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（７）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路（３２）（３３
）はマイクロコンピュータ（７）により、いずれか一方
の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（３９）に出力して電話回線
へ信号を供給する。

ＥＦＲＯＭ（６）内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ（７）のアドレスに基づいてマイクロ
コンピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（３８）からの読出し信号に基づいて制御スイッ
チ（４０〉が動作し、所定のアドレスデータがＥ　Ｐ　
ＲＯＭ（７）に供給され、そのアドレスに基づいたＥＦ
ＲＯＭ（６）のプログラム・データがマイクロコンピュ
ータ（７）に供給され、通信を行う夫々のモデムの通信
規格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００
／１２００ｂｐＳ）％　データファーマットの一致、デ
ツプスイッチモードの切替等の各種のモードが一致して
いるかが確認きれる。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（３１）に入力され、電話番号を解
読する為にマイクロコンピュータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送信し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（３９）、ライントランス（
４１）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（４１〉、受信アン
プ（４２〉を通り低速変復調回路（３２〉でそのアンサ
−トーンが起呼側のモデムに対して所定のアンサ−トー
ンであるか否かを検出する。所定のアンサ−トーンであ
れば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンピュータ（７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアル７’　−タに変換されたデジタル信号は低速変復
調回路（３２）に送信される。ここでデジタル信号はア
ナログ信号に変換され、それに対応した通信規格に基づ
いて周波数変調ＦＳＫされ、送信ＡＭＰ（３９）、ライ
ントランス（４１）を介して応答側のモデムに送信され
る。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出き
れ、ライントランス（４１）、’５−信ＡＭ　Ｐ　＜４
２）を介して低速変復調回路（３２）に入力される。こ
こでアナログ信号はデジタルｉ号に変換されＤＴＥイン
ターフェース（３１）に入力され、シリアルデジタル信
号からパラレルデジタル信号に変換されて起呼側のパソ
コンに入力される。その結果起呼側ヘパソコンと応答側
のパソコンは全二重通信ができる様にな均パソコン通信
が実現する。

第９図は第６図で示したモデム回路を本実施例で用いた
一方の基板り３）上に実装した場合の平面図であり、実
装される回路素子の図番量は同一番号とする。ＥＰＲＯ
Ｍチップ（６）とマイクロコンピュータ（７）との接続
はパスラインで示す。尚、複数の回路素子を接続する導
電路は煩雑のため省略する。

第９図に示す如く、一方の基板（３）の対向する周端部
には外部り−′ド端子（１３）が固着される複数の固着
用バッド（５ａ）が設けられている。固着バッド（５ａ
）から延在される導電路（５）出所定位置には複数の回
路素子（８）およびＥＰＲＯＭチップ（６）が固着され
る。斯る基板（３）上にはＥＰＲＯＭチップ（６）以外
のマイクロコンピュータ＜７）を含む複数の回路素子（
８）が固着されており、（３１）はＤＴＥインターフェ
ース、（３２）（３３）は第１および第２の変復調回路
、（３４）はＤＴＭＦ発生回路、（４０）はＥＰＲＯＭ
チップ＜６）を制御する制御スイッチ、り７〉はマイク
ロコンピュータ、（８）はコンデンサー等のチップ部品
である。なお、基板（３）にはポリイミド等のフィルム
樹脂層（１０）を介して基板（２）より複数の導電路（
５）が延在されており、基板（３）にはオプション用回
路あるいはモデムに必要な一部の回路が配置されている
。

第９図に示す如く、マイクロコンピュータ（７）の近傍
あるいは隣接する位置にＥＰＲＯＭチップ（６）が固着
される。マイクロコンピュータ（７）の近傍あるいは隣
接する位置にＥＰＲＯＭチップ（６）を固着することで
、マイクロコンピュータ（７）とＥＰＲＯＭチップ（６
）とのパスライン、即ち導電路（５）の引回し線の距離
を最短でしかも最小の距離で引回すことができ、他の実
装パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材（９）が固着される領域を示す。

第１０図は第９図で示した一方の基板（３）上にケース
材（９）を介して他方の基板（２）を固着したときのモ
デム用の混成集積回路装置の完成品の平面図であり、他
方の基板（２）の上面からはＥＰＲＯＭチップクロ）上
に被覆された樹脂層（２１ｂ）の上面のみが露出された
状態となる。即ち、ＥＰＲＯＭチップ（６）以外の他の
素子は全てケース材（９）と二枚の基板（２）（３）と
で形成された封止空間（２１）内に封止される。

斯る本発明に依れば、他方の基板（２）の所望位置に孔
（４）を設け、その孔（４）で露出した一方の基板（３
）上の導電路＜５＞！：：　Ｅ　Ｐ　ＲＯＭ　ｆ　ｙ　
フ（６）ヲｍ続し、隣接する導電路（５）とワイヤ線で
接続し周基板（２）（３）とケース材（９〉とで形成さ
れた封止空間（２１）にマイクロコンピュータ（７）お
よび他の回路素子（８）を固着することにより、混成集
積回路とＥＰＲＯＭチップとの一体化した装置ができる
。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に他方の基
板り２）の所望位置に孔（４）を設け、孔（４）で露出
した一方の基板（３）上の導電路（５）にＥＰＲＯＭチ
ップ（６）を接続しているので、Ｅ　Ｐ　ＲＯＭチップ
（６）の載置位置を任意に選定できる利点を有する。こ
のため内蔵するマイクロコンピュータ（７）との電気的
接続を考慮して、効率良＜　ＥＰＲＯＭチップ（６）と
マイクロコンピュータ（７）とを接続でき信号線の引回
しを不要にできる。更に詳述すると、ＥＰＲＯＭチップ
（６）の隣接する位置に最も関連の深いマイクロコンピ
ュータ（７）を配置でき、その結果ＥＰＲＯＭチップ（
６）とマイクロコンピュータ（７）間のデータのやりと
りを行うデータ線を最短距離あるいは最も設計容易なレ
イアウトで実現でき、データ線の引回しによる実装密度
のロスを最小限に抑制できる。更に二枚の基板＜２）（
３）より形成されているため高密度で且つ小型化の混成
集積回路装置を提供することができる。

第２に他方の基板（２）の所望位置の孔（４）にＥＰＲ
ＯＭ（６）を配置すると共に二枚の集積回路基板（２）
（３）上の組み込むマイクロコンピュータおよびその周
辺回路素子の実装密度を向上することにより、従来必要
とされたプリント基板を廃止でき、極めて小型化のＥＰ
ＲＯＭチップ（６）を内蔵する混成集積回路装置を実現
できる。

第３に集積回路基板（２）（３）として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路（５）として銅箔（１１）を用いることにより、
導電路（３）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。

第４にＥＰＲＯＭチップ（６）と接続されるマイクロコ
ンピユータフ７）およびその周辺回路素子（８）はケー
ス材（９）と二枚の集積回路基板（２）（３）とで形成
される封止空間（２１）にグイ形状あるいはチップ形状
で組み込まれるので、従来のプリント基板の様に樹脂モ
ールドしたものに比較して極めて占有面積が小さくなり
、実装密度の大幅に向上できる利点を有する。

第５にケース材（９）と二枚の集積回路基板（２）（３
）の周端を実質的に一致させることにより、集積回路基
板（２）（３）のほぼ全面を封止空間（２１）として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。

第６にＥＰＲＯＭチップ（６）上には遮光用の樹脂層＜
２１ｂ）が設けられているため、ＥＰＲＯＭチップ（６
〉を保護することができると共にＥＦＲＯＭ、チップ（
６）への遮光ができ且つＥ　Ｆ　ＲＯＭチップ（６）と
一方の基板（２）のすき間も封止できる利点を有する。

第７に二枚の集積回路基板（２）（３）の−辺あるいは
相対向する辺から外部リード（１２）（１３）を導出で
き、極めて多ビンの混成集積回路装置を実現できる利点
を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いたウース材を示す斜
視図、第４図は本実施例で用いる基板の断面図、第５図
は他の実施例を示す断面図、第６図は本実施例で用いた
モデムを示すブロック図、第７図は第６図で示したモデ
ムのＤＴＥインターフェースを示すブロック図、第８図
は第６図で示したモデムのマイクロコンピュータを示す
ブロック図、第９図は第６図で示したブロック図を基板
上に実装したときの平面図、第１０図は第９図に示した
基板上にケース材を固着したときの平面図、第１１図お
よび第１２図は従来のＥＰＲＯＭ実装構造を示す断面図
である。 （１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　（５）・・・導電路、　（６）・・・
ＥＰＲＯＭチップ、　　（７）・・・マイクロコンピュ
ータ、（８）・・・回路素子、　り４）・・・孔、　（
９）・・・ケース材、　（２１ａ）・・・紫外線透過性
樹脂、　（２１ｂ）・・・紫外線不透過性樹脂、　　（
２２〉・・・シール材。

Claims (11)

【特許請求の範囲】
1. （１）二枚の相対向して配置された集積回路基板と、 前記基板の対向する主面に形成された所望パターンを有
   する導電路と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記一方の基板の所望位置に孔を設け、前記孔で露出し
   た前記他方の基板上の導電路に前記不揮発性メモリーチ
   ップを固着し、前記不揮発性メモリーチップの電極と所
   望の前記導電路をボンディングワイヤで接続し、前記両
   基板と前記ケース材で形成された封止空間に前記マイク
   ロコンピュータおよびその周辺回路素子を配置したこと
   を特徴とする混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記両基板の形状を実質的に同一形状とすること
   を特徴とする請求項１記載の混成集積回路装置。
4. （４）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
5. （５）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
6. （６）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
7. （７）前記ケース材を前記両基板の周端部とほぼ一致さ
   せた一定の厚みを有する枠体を有することを特徴とする
   請求項１記載の混成集積回路装置。
8. （８）前記一方の基板に設けた孔の周囲の前記両基板間
   に配置され且つ前記枠体の一部として設けられた補助枠
   を有することを特徴とする請求項７記載の混成集積回路
   装置。
9. （９）前記孔に紫外線を透過する樹脂を注入した封止樹
   脂層で前記不揮発性メモリーチップを封止することを特
   徴とする請求項１記載の混成集積回路装置。
10. （１０）前記孔内の封止樹脂層上に紫外線を遮断するシ
    ール樹脂層を設けたことを特徴とする請求項９記載の混
    成集積回路装置。
11. （１１）前記シール樹脂層の上面と前記ケース材の上面
    とを実質的に一致させたことを特徴とする請求項１０記
    載の混成集積回路装置。