JPH02299258A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばＥＦＲＯＭ（紫外線消去形プログラマブル・リード
・オンリ・メモリー）を実装してなるＥＰＲＯＭ内蔵型
の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１０図に従
って説明すると、第１０図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹海な
どからｊｌＩＩ成された絶縁性基板（４２）のスルーホ
ール（４３）にサーディツプ型パッケージに組込まれＥ
ＰＲＯＭ素子（４４）が搭載されている。このＥＰＲＯ
Ｍ素子（４４）はヘッダー（４５）およびキャップ（４
６）を有し、前記ヘッダー（４５）はセラミック基材（
４７）に外部導出リード（４８）か低融点ガラス材で接
着されている。又このヘッダー（４５）はガラスに金粉
が多量に混入したいわゆる金ペーストを焼結した素子搭
載部（５０）が前記低融点ガラス材上或はセラミック基
材（４７）上に接着されており、この素子搭載部（５０
）にＥＰＲＯＭチップ（５１）が紫外線照射面を上にし
て装着され、このチップ（５１）の電極と前記外部導出
リード（４８）とが金属細線（５２）によって接続され
ている。前記キャップ（４６）は蓄部材であって、前記
ＥＰＲＯＭチップ〈５１）の紫外線照射面と対向する部
分に窓（５３）を有するセラミック基材（５４）を含み
、このキャップ（４６）は低融点ガラスによってヘッダ
ー（４５）に配置されたＥＰＲＯＭチップ（５１）を密
封している。この様にＥＰＲＯＭチップ（５１）を密封
したＥＰＲＯＭ素子（４４）は、前記絶縁性基板（４２
）のスルーホール（４３）に外部導出リード（４８）を
挿通させ半田によって固定される。このスルーホール（
４３）は導電性配線パターン（４１）によって所要の配
線引回しが施され、前記絶縁性基板の端部に設けられた
雄型コネクタ端子部（５５）から図示しない雌型コネク
タへと接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もきることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を−Ｈパッケージに組立てることである。Ｅ
ＰＲＯＭ１子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディップ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜ＳＯＯ℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

断る問題を解決するために第１１図に示したＥＰＲＯＭ
実装構造がある。

以下に第１１図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２）と、この
金属細線（６２）と前記配線パターン（６０ｂ）との接
続部分とが合成樹脂（６５）　（例えば日東電工社製、
型名ＭＰ−１０）で被覆されている。もし、絶縁性基板
（６０）と、ＥＰＲＯＭチップ（６１）と窓材（６４）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（６０）のチップ搭載エリヤ（６０ｃ）をザグ
リ穴としてこの基板（６０）の厚さの半分程度握れば良
い。又この様なザグリ穴としておけば、合成樹Ｊｆｌ（
６５）の流れ止めダムが形成され湿気などの浸入に対し
て有効に作用する。

第１０図および第１１図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ｌ０５Ｋ　１／１８）
に記載されている。

（八）発明が解決しようとする課題 第１１図で示したＥＰＲＯＭ実装構造ではＥＩ’ＲＯＭ
のチップをプリント基板上にダイボンディングしている
ため、小型化となることはいうまでもない。しかしなが
ら、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型
化である。即ち、第１１図からは明らかにされていない
がＥＦＲＯＭの周辺に固着きれているマイクロコンピュ
ータおよびその周辺回路素子はディスクリート等の電子
部品で構成されているために、ＥＰＲＯＭを搭載したプ
リント基板用の集積回路としてのシステム全体を見た場
合なんら小型化とはならず従来通りプリント基板の大型
化、即ちシステム全体が大型化になる問題がある。

また、第１０図に示した実装構造においても第１０図と
同様にＥＰＲＯＭの周辺の回路、即ち、マイクロコンピ
ュータやその周辺ＬＳＩ、Ｉｃｅの回路素子がディスク
リート等の電子部品で構成されているため、プリント基
板の大型化、即ちシステム全体が大型化となりユーザが
要求される軽薄短小のＥＰＲＯＭ搭載の集積回路を提供
することができない大きな問題がある。

更に第１０図および第１１図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１０図および第１１図で示したＥＦＲＯＭ実装構
造ではＥＰＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のＥＦＲＯＭを搭載すると共にそのＥＰ
ＲＯＭチップと接続されるマイクロコンピュータおよび
その周辺の回路素子を搭載し、且つ、ケース材によって
マイクロコンピュータおよびその周辺の回路素子全てが
密封封止されてＥＰＲＯＭテップだけがケース材の周端
辺の所望位置に設けられたくぼみによって露出された基
板上に搭載された構造を有することを特徴とする。

従ってＥＰＲＯＭチップを搭載した混成集積回路を極め
て小型化にでき且つＥＰＲＯＭチップの消去が容易に行
えるＥＰＲＯＭチップ内蔵の混成集積回路装置を提供す
ることができる。

（＊）作用 この様に本発明に依れば、ケース材の周端辺の所定位置
にくぼみを設け、くぼみで露出した基板上の導電路にＥ
ＰＲＯＭチップを接続し、隣接する導電路とワイヤ線で
接続しているのでＥＰＲＯＭチップの載置位置を任意に
設定できるので、内蔵するマイクロコンピュータとの電
気的接続を考慮して、効率良＜ＥＦＲＯＭとマイクロコ
ンピュータとを接続することができ、信号線即ち導電路
の引回し腺を不要にすることができる。更にＥＰＲＯＭ
チップの隣接する位置に最も関連の深いマイクロコンピ
ュータを配置でき、ＥＰＲＯＭチップとマイクロコンピ
ュータ間のデータのやりとりを行うデータ線を最短距離
あるいは最小距離で実現でき、データ線の引回しによる
実装密度のロスを最小限に抑制することになり、高密度
の実装が行える。

更に本発明ではＥＰＲＯＭチップ以外の全ての素子がチ
ップ状で且つケース材と基板で形成された封止空間内に
収納されるため小型化でしかも取扱い性の優れた混成集
積回路装置を提供することができる。

（へ〉実施例 以下に第１図乃至第９図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、導電路（３）
と接続された不揮発性メモリーチップ（４）と、メモリ
ーチップ（４）からデータを供給され且つ基板（２）上
の導電路（３）と接続されたマイクロコンピュータ（５
）およびその周辺回路素子（６）と、基板（２）に一体
化され周端辺の所定の位置にくぼみ（７）が設けられた
ケース材（８）とをから構成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば０．５〜１．　ＯＩＴＩｍ厚の
アルミニウム基板を用いる。その基板（２）の表面には
第３図に示す如く、周知の陽極酸化により酸化アルミニ
ウム膜（９）（アルマイト層）が形成され、その−主面
側に１０〜７０μ厚のエポキシあるいはポリイミド等の
絶縁樹脂層（１０）が貼着される。更に絶縁樹Ｊｆ［（
１０）上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂
層（１０）と同時にローラーあるいはホットプレス等の
手段により貼着されている。

基板（２）の−主面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メッ
キ層が銅箔（１１）表面にメッキされる。然る後、レジ
ストを除去して貴金属メ・ツキ層をマスクとして銅箔（
１１）のエツチングを行い所望の導電路（３）が形成さ
れる。ここでスクリーン印刷による導電路（３）の細さ
は０．５１［１１１が限界であるため、極細配線パター
ンを必要とするときは周知の写真蝕刻技術に依り約２μ
までの極細導電路（３）の形成が可能となる。

導電路（３）上の所定の位置には不揮発性メモリーチッ
プ（４）とメモリーチップ（４）からデータを供給され
るマイクロコンピュータ（５）とその周辺の回路素子（
６）が搭載され導電路（３）と接続されている。導電路
（３）は基板（２）の略全面に延在形成され、基板（２
）の周端部に延在される導電路（３）の先端部はリード
固着パッドが形成され、そのパッドには外部リード端子
（１２）が固着されている。その外部リード（１２）は
取付は基板に取付けるために略直角に折曲げ形成されて
いる。

不揮発性メモリーチップ（４）としてＥ　Ｆ　ＲＯＭ（
Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ
　０ｎｌｙ　Ｍｅｍｏｒｙ　）チップが用いられる（以
下不揮発性メモリーチ・７ブ（４）をＥＰＲＯＭチップ
という）、このＥＰＲＯＭチップ（４）は周知の如く、
フローティングゲートに蓄積されている電子（プログラ
ム・データ）を光を照射して励起させて未記憶状態のペ
レットに戻し再書込みして利用できる素子である。ＥＰ
ＲＯＭチップ（４）は市販されているもので、その形状
はチップ型であれば限定されるものではなく、本実施例
ではＥＰＲＯＭチップ（４）の説明を省略する。

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材（
８）の周端部は基板（２）の略周端部に配置きれて接着
性を有したシール剤（Ｊシート：商品名）によって基板
（２）と強固に固着一体化される。この結果、基板（２
）とケース材（８）間に所定の封止空間部（１４）が形
成されることになる。更に本実施例のケース材（８）の
周端辺の所定位置にはくぼみ（７）が設けられている。

そのくぼみ〈７）はＥＰＲＯＭチップ（４〉及びＥＰＲ
ＯＭチップ（４）と導電路（３）とを接続するボンディ
ングワイヤ線を露出する様な大きさで形成されている。

即ち、ＥＰＲＯＭチップ（４）よりも大きく形成される
ことになる。

ケース材（８）の周端辺に設けられたくぼみ（７）で露
出した基板（２）上の導電路（３）にはＥＰＲＯＭチッ
プ（４）がＡｇペースト、半田等のろう材によって固着
搭載され、くぼみ（７）で露出した基板（２）にはＥＰ
ＲＯＭチップ（４）と接続される複数の導電路（３〉の
一端が形成される。その導電路（３）の一端とＥＰＲＯ
Ｍチップ（４）とはＡ１ワイヤ等のボンディングワイヤ
線で超音波ボンディング接続が行われる。ＥＰＲＯＭチ
ップ（４）とボンディング接続された導電路（３）の他
端はＥＰＲＯＭチップ（４）に接続して配置されたマイ
クロコンピュータ（５）の近傍に効率よく引回しされチ
ップ状のマイクロコンピュータ（５）とＡ！ボンディン
グワイヤを用いて超音波接続され電気に接続される。

ここでＥＰＲＯＭチップ（４）とマイクロコンピュータ
〈５）との位置関係について述べる。第１図に示す如く
、ＥＰＲＯＭチップ（４）とマイクロコンピュータ（５
）とは多数本の導電路（３）を介して接続されるため、
その導電路（３）の引回しを短くするためにＥＰＲＯＭ
チップ（４）とマイクロコンピュータ（５）は夫々、隣
接する位置かあるいはできるだけ近傍に位置する様に配
置される。従ってＥＰＲＯＭチップ（４）とマイクロコ
ンピュータ（５）との導電路（３）の引回しは最短距離
で形成でき基板上の実装面積を有効に使用することがで
きる。

ＥＰＲＯＭチップ（４）とその近傍あるいは隣接した位
置に配置されたチップ状のマイクロコンピュータ（５）
は第１図の如く、マイクロコンピュータ（５）の近傍に
延在きれた導電路、（３）の先端部とＡＰ等のワイヤ線
によって超音波ボンディング接続されＥＰＲＯＭチップ
（４）と電気的に接続される。

ＥＰＲＯＭチップ（４）は第１図及び第２図から明らか
な如く、ケース材（８）の周端辺に設けたくぼみ（７）
で露出した基板（２）上に搭載され、そのくぼみ（７）
を形成する３方向の壁体く７ａ〉によって周囲を囲まれ
た構造となる。更に詳述すると３方向の壁体（７ａ）に
よって囲まれるのはＥＰＲＯＭチップ（４）とそのＥＰ
ＲＯＭチップ（４）と近傍の導電路（３）とポンディン
グ接続するワイヤ線とが囲まれることになる。

更に壁体（７ａ）によって囲まれた空間（７ｂ）には１
層以上の樹脂が充填され、ＥＰＲＯＭチップク４）及び
ワイヤ線がその樹脂によって完全に樹脂被覆されている
。ＥＰＲＯＭチップ（４）上に直接被覆される第１層目
の樹脂はＥＰＲＯＭチップ（４）のデータを消去する場
合に紫外線を透過する必要があるため紫外線透過性樹脂
（１５ａ）が用いられる。

紫外線透過性樹脂（１５ａ）は非芳香族系であれば限定
されず、例えばメチル系シリコンゴムあるいはシリコン
ゲルが用いられる。

本実施例では第１　Ｊ！Ｊ目の紫外線透過性樹脂（１５
ａ）上に第２層目の樹脂層（１５ｂ）が充填されている
。第２層目の樹脂層は第１層とは異なりＥＰＲＯＭチッ
プ（４）誤消去を防止するために紫外線を遮断する紫外
線不透過性樹脂（１５ｂ）が用いられる。この紫外線不
透過性樹脂続１（１５ｂ）は芳香環（ベンゼン環）を含
んだ樹脂であれば限定されず、例えばエポキシ系あるい
はポリイミド系の樹脂が用いられ、ケース材（８）の上
面と略一致するまで充填されている。

従ってＥＰＲＯＭチップ（４）だけが壁体（７ａ）によ
って囲まれ且つ樹脂被覆されて、他のマイクロコンピュ
ータ（５）およびその周辺の回路素子（６）はケース材
（８〉と基板（２）とで形成される封止空間（１４）内
に配置されることになる。

上述の如＜ＥＰＲＯＭチップ（４）と接続されるマイク
ロコンピュータ（５）およびその周辺の回路素子（６）
は基板（２）とケース材（８）で形成された封止空間部
（１４）に配置する様に設定されている。即ち、チップ
状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素子
の全ての素子が封止空間部（１４）内に設けられている
。

ところで、本実施例では壁体（７ａ）で囲まれた空間（
７ｂ）に紫外線透過性樹脂（１５ａ）及び不透過性樹脂
（１５ｂ）の２層の樹脂構造からなるが、不透過性樹Ｊ
ＩＷ（Ｌ５ｂ）の代りに第４図に示す如く、遮光用のシ
ール材（１６〉をケース材（８）のくぼみ（７）上に接
着しても不透過性樹ＪＭ（１５ｂ）と同様に紫外線を完
全に遮断することができる。

本実施例でＥＰＲＯＭチップ（４）のデータ消去を行う
場合は紫外線不透過性樹脂（１５ｂ）あるいはシール材
（１６）を剥して紫外線を照射し、再書込みする場合は
ＥＰＲＯＭチップ（４）上の紫外線透過性樹脂（１５ａ
）も剥してボンディングされた近傍の導電路（３）にプ
ローブ等の端子を当接させ、書込み装置よりデータを書
込む。紫外線透過性樹脂（１５ａ）を剥す場合、樹ＪＩ
Ｗ（１５ａ）は弱い接着力のためにワイヤ線が切断する
ことはない。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ス、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第５図に示したブロック図に基ついてモデムを簡単に説
明する。

第５図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１）と、ＤＴＥインターフェース（２１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（５）と、マイクロコンピュ
ータ（５）からアドレスされるデータを内蔵したＥ　Ｆ
　ＲＯＭ（４）と、マイクロコンピュータ（５）からの
出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０Ｎ
ＴＲ０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変
復調回路（２２）（２３）ト、マイクロコンピュータ（
５）からの出力信号に応じて所望のＤＴＭＦ信号（トー
ン信号）を発生するＤＴＭＦ発生器（２４）とをから構
成されている。

ＤＴＥインターフェースは例えば５ＴＣ９６１０（セイ
コーエプソン）等のＩＣより成り、第６図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ（５）へ出力する送
信メモリ一部（２５）と、マイクロコンピュータ（５）
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部（２６）と、
送信メモリ一部（２５）および受信メモリ一部（２６）
を介して入出力される夫々の信号を切替える制御部（２
７〉とからなり、パソコン（２８）とマイクロコンピュ
ータ（５）とを接続するだめの所定の機能を有するもの
である。

マイクロコンピュータ（５）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第７図の如く、
ＤＴＥインターフェース（２１）から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にＤＴＥインターフェース（２１）に出力信
号を出力する応答コード生成部とからなる。

変復調回路（２８）はマイクロコンピュータ（５）から
送信されるデジタル信号をアナログ信号に変換して、Ｎ
　ＣＵ部に送信する。また反対にＮＣＵ部から送信され
たアナログ信号をデジタル信号に変換してマイクロコン
ピュータ（５）へ送信するものであり、低速および中速
夫々のタイプの回路を備えている。第１の変復調回路〈
２２）は３００ｂｐｓの低速変復調回路であり、第２の
変復調回路（２３）は１２００ｂｐｇの中速変復調回路
である。夫々の第１および第２の変復調回路（２２）（
２３）はマイクロコンピュータ（５）により、いずれか
一方の変復調回路が選択される。

ＤＴＭＦ発生器（２４）はマイクロコンピュータ（５）
の５マント実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

ＥＰＲＯＭチップ（４）内にはモデムの各種のモードを
設定するためのプログラムデータがメモリーされており
、マイクロコンピユータフ５）のアドレスに基づいてマ
イクロコンピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ＜５）からの読出し信号に基づいて制御スイッチ
（２９ｄ）が動作し、所定のアドレスデータがＥＰＲＯ
Ｍチップ（４）に供給され、そのアドレスに基づいたＥ
ＰＲＯＭチップ（４）のプログラム会データがマイクロ
コンピュータ（５）に供給され、通信を行う夫々のモデ
ムの通信規格（ＢＥ　Ｌ　Ｌ／ＣＣＩ　ＴＴ規格）、通
信速度（３００／１２００ｂｐｓ）、データファーマッ
トの一致、デツプスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（２１）に入力され、１話番号を解
読する為にマイクロコンピュータ（５〉に転送される。

その解読した結果をＤＴＭＦ発生器（２４〉に送信し、
ＤＴＭＦ発生器（２４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（２９ａ）、ライントランス
（２９ｃ　）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（２９ｂ）を通り低速変復調回路（２２）でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（２１）に入力し、
そのデータをマイクロコンピュータ（５）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（２２）に送信される。ここでデジタル信号はアナロ
グ信号に変換きれ、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信Ａ　Ｍ　Ｐ　（２９）、ラ
イントランス（３２）を介して応答側のモデムに送信さ
れる。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（２
９ｂ）を介して低速変復調回路＜２２）に入力される。

ここでアナログ信号はデジタル信号に変換されＤＴＥイ
ンターフェース（２１）に入力され、シリアルデジタル
信号からパラレルデジタル信号に変換されて起呼側のパ
ソコンに入力される。その結果起呼側ヘパソコンと応答
側のパソコンは全二重通信ができる様になりパソコン通
信が実現する。

第８図は第４図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の図番量は同一番号とする。ＥＰＲＯＭチッ
プ（４）とマイクロコンピュータ（５）との接続はパス
ラインで示す。尚、複数の回路素子を接続する導電路は
煩雑のため省略する。

第８図に示す如く、基板（２）の対向する周端部には外
部リード端子（１２）が固着される複数の固着用パッド
（３ａ）が設けられている。固着パッド（３ａ）から延
在される導電路り３）上清定位置には複数の回路素子お
よびＥＰＲＯＭチップ（４）が固着される。上述した如
き、斯る基板＜２）上にはＥＰＲＯＭチップ（４）およ
びマイクロコンピュータ（５）を含む複数の回路素子が
固着されており、（２１）はＤＴＥインターフェース、
（２２）　（２３）は第１および第２の変復調回路、（
２４）はＤＴＭＦ発生回路、（２９ａ）はＥ　Ｐ　ＲＯ
Ｍ（４）を制御する制御スイッチ、（５）はマイクロコ
ンピュータ、（６）はコンデンサー等のチップ部品であ
る。

第８図に示す如く、マイクロコンピュータ（５）の近傍
あるいは隣接する位置にＥＰＲＯＭテップ（４）が固着
される。マイクロコンピュータ（５）の近傍あるいは隣
接する位置にＥＰＲＯＭチップ（４）を固着することで
、マイクロコンピュータ（５）とＥＰＲＯＭチップク４
）とのパスライン、即ら導電路（３）の引回し線の距離
を最短でしかも最小の距離で引回すことができ、他の実
装パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材（８）が固着される領域を示す。

第９図は第８図で示した基板（２）上にケース材（８）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材（８）の上面からはＥＰＲＯ
Ｍチップ（４）上に被覆された第２の樹脂層（１５ｂ）
の上面のみが露出された状態となる。即ち、ＥＦＲＯＭ
（４）以外の他の素子は全てケース材（８）と基板（２
）とで形成された封止空間（１４）内に封止される。

断る本発明に依れば、ケース材（８）の周端辺の所望位
置にくぼみ（７）を設け、そのくぼみ（７）で露出した
基板（２）上の導電路（３）にＥＰＲＯＭチップ（４〉
を接続し隣接する導電路（３）とワイヤ線で接続し、基
板（２）とケース材（８）とで形成された封止空間（１
４）にマイクロコンピュータ（５）および他の回路素子
（６）を固着することにより、混成集積回路とＥＰＲＯ
Ｍチップ（４）との一体化した装置が極めて小型化に行
える大きな特徴を有する。

（ト）発明の効果 以Ｆに詳述した如く、本発明に依れば、第１にケース材
（８）の周端辺の所望位置にくぼみ（７）を設け、その
くぼみ（７〉で露出した基板（２）上の導電路（３）に
ＥＰＲＯＭチップ（４）を接続しているので、Ｅ　Ｐ　
ＲＯＭ（４）の載置位置を任意に選定できる利点を有す
る。このため内蔵するマイクロコンピュータとの電気的
接続を考慮して、効率良くＥＰＲＯＭチップ（４）とマ
イクロコンピュータ（５）とを接続でき信号線の引回し
を不要にできる。更に詳述すると、ＥＰＲＯＭチップ（
４）の隣接する位置に最も関連の深いマイクロコンピュ
ータ（５）を配置でき、その結果ＥＰＲＯＭチップ（４
）とマイクロコンピュータ（５）間のデータのやりとり
を行うデータ線を最短距離あるいは最も設計容易なレイ
アウトで実現でき、データ線の引回しによる実装密度の
ロスを最小限に抑制できる。

第２にケース材（８）の周端辺の所望位置のくぼみ（７
）にＥＰＲＯＭチップ（４）を配置していると共に、集
積回路基板（２）上の組込むマイクロコンピュータおよ
びその周辺回路素子の実装密度を向上することにより、
従来必要とされたプリント基板を廃止でき、極めて小型
化のＥＰＲＯＭチップ（４）を内蔵する混成集積回路装
置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にＥＰＲＯＭチップ（４）と接続されるマイクロコ
ンピュータ（５〉およびその周辺回路素子（６）はケー
ス材（８）と集積回路基板（２）とで形成される封止空
間（１４）にグイ形状あるいはチップ形状で組み込まれ
るので、従来のプリント基板の様に樹脂モールドしたも
のに比較して極めて占有面積が小さくなり、実装密度の
大幅に向上できる利点を有する。

第５にケース材（８〉と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（１４）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第６にＥＰＲＯＭチップ（４）上には遮光用の樹ＪＩｉ
＆居（１５ｂ）が設けられているため、ＥＰＲＯＭチッ
プ（４）を保護することができると共に遮光ができ且つ
ＥＰＲＯＭチップ（４）とくぼみ（７）のすき間も封止
できる利点を有する。

第７に集積回路基板（２）の−辺あるいは相対向する辺
から外部リード（１２）を導出でき、極めて多ビンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は実施例で用いる基板の断面図、第４
図は他の実施例を示す断面図、第５図は本実施例で用い
たモデムを示すブロック図、第６図は第５図で示したモ
デムのＤＴＥインターフェースを示すブロック図、第７
図は第５図で示したモデムのマイクロコンピュータを示
すブロック図、第８図は第５図で示したブロック図を基
板上に実装したときの平面図、第９図は第８図に示した
基板上にケース材を固着したときの平面図、第１０図お
よび第１１図は従来のＥＦＲＯＭ実装構造を示す断面図
である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（３）・・・導電路、　（４）・・・ＥＰＲ
ＯＭチップ、（５）・・・マイクロコンピュータ、　（
６）・・・回路素子、（７）・・・くぼみ、　（７ａ）
・・・壁体、　（８）・・・ケース材、（１５ａ）・・
・紫外線透過性樹脂、　（１５ｂ）・・・紫外線不透過
性樹脂。

Claims (11)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記基板に一体化されたケース材とを具備し、前記ケー
   ス材の周端辺の所望位置にくぼみを設け、前記くぼみで
   露出した前記基板上の前記導電路に前記不揮発性メモリ
   ーチップを固着し、前記不揮発性メモリーチップの電極
   と所望の前記導電路をボンディングワイヤで接続し、前
   記基板と前記ケース材で形成された封止空間に前記マイ
   クロコンピュータおよびその周辺回路素子を配置したこ
   とを特徴とする混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記くぼみに紫外線を透過する樹脂を注入した封
   止樹脂層で前記不揮発性メモリーチップを封止すること
   を特徴とする請求項１記載の混成集積回路装置。
5. （５）前記くぼみ内の封止樹脂層上に紫外線を遮断する
   シール樹脂層を設けたことを特徴とする請求項４記載の
   混成集積回路装置。
6. （６）前記シール樹脂層の上面と前記ケース材の上面と
   を実質的に一致させたことを特徴とする請求項５記載の
   混成集積回路装置。
7. （７）前記くぼみを覆うように前記ケース材上面にシー
   ル材を接着することを特徴とする請求項４記載の混成集
   積回路装置。
8. （８）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
9. （９）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
10. （１０）前記ケース材の周端部を前記基板の周端部と前
    記くぼみを除いてほぼ一致させたことを特徴とする請求
    項１記載の混成集積回路装置。
11. （１１）前記くぼみを設けた辺を除く一辺から外部リー
    ドを導出することを特徴とする請求項１記載の混成集積
    回路装置。