JPH0243795A - 厚膜混成集積回路の抵抗調整法 - Google Patents

厚膜混成集積回路の抵抗調整法

Info

Publication number
JPH0243795A
JPH0243795A JP19373088A JP19373088A JPH0243795A JP H0243795 A JPH0243795 A JP H0243795A JP 19373088 A JP19373088 A JP 19373088A JP 19373088 A JP19373088 A JP 19373088A JP H0243795 A JPH0243795 A JP H0243795A
Authority
JP
Japan
Prior art keywords
resistor
printed
chip resistor
resistance value
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19373088A
Other languages
English (en)
Inventor
Takao Watabe
隆夫 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP19373088A priority Critical patent/JPH0243795A/ja
Publication of JPH0243795A publication Critical patent/JPH0243795A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 この発明は厚膜混成集積回路の抵抗調整法に関する。
B1発明の概要 この発明は、厚膜混成集積回路の印刷抵抗(厚膜抵抗)
が接続されるランドを端部に有する印刷配線の前記ラン
ド近くにチップ抵抗接続用のランドを設け、前記印刷抵
抗の値が所定値より大きい場合、これに並列接続する抵
抗調整用のチップ抵抗との合成抵抗値が前記所定値と略
等しくなるか、或は小さく且つ前記所定値に近くなるよ
うなチップ抵抗を標準シリーズ中から選んで、前記合成
抵抗値が前記所定値の許容範囲内に入る場合は前記チッ
プ抵抗を前記チップ抵抗接続用ランドに接続し、又前記
合成抵抗値が前記所定値の許容範囲より小さくなる場合
は前記印刷抵抗をトリミングして前記合成抵抗値が前記
許容範囲内に入るようにした後に前記チップ抵抗を前記
チップ抵抗接続用ランドに接続して印刷抵抗の抵抗値を
調整するものである。
C1従来の技術 厚膜混成集積回路の印刷抵抗(厚膜抵抗)はその抵抗値
をトリミングで調整するため、通常は所定の抵抗値より
40〜80%小さくなるように作られており、トリミン
グにより抵抗値を増加させて所定の抵抗値となるように
している。
D8発明が解決しようとする課題 しかしトリミングによっては抵抗値を大きくすることは
できるが小さくすることはできない。このため従来はト
リミングにより大きくなり過ぎた抵抗値を小さくするの
にジャンパーを用いて印刷抵抗の一部を短絡したり、別
の印刷抵抗を回路上平行となるように設けて並列接続す
る方法をとりている。しかし、これらの方法では接続と
いう作業を必要とし、製造工程の中でノ\ンダ付は作業
が入り又ハンダ付後トリミングにより抵抗値を調整しな
ければならないなど工程に影響を与える。又、回路の設
計時点でも、前記短絡のためのランドを印刷抵抗の側方
に設けたり、面一並列接続する抵抗を側方に平行に設け
るためのスペースが必要となり、回路設計上著しく不利
となっていた。
この発明は面一従来の問題に鑑みてなされたらので、印
刷抵抗の側方にスペースを設けることなく、しかも標準
シリーズ中から選んだチップ抵抗を用いて抵抗調整がな
しうろ厚膜混成集積回路の抵抗調整法を提供することを
目的とする。
E1課題を解決するための手段 この発明は、厚膜混成集積回路の印刷抵抗が接続されろ
ランドを端部に有する印刷配線の前記ランド近くにチッ
プ抵抗接続用ランドを設け、前記印刷抵抗の値が所定値
より大きい場合、これに並列接続する抵抗調整用のチッ
プ抵抗との合成抵抗値が前記所定値と略等しくなるか、
或は小さく且つ前記所定値に近くなるようなチップ抵抗
を標準シリーズの中から選び、前記合成抵抗値が前記所
定値の許容範囲となる場合は前記チップ抵抗を前記チッ
プ抵抗接続用のランドに接続し、又前記合成抵抗値が前
記所定値の許容範囲より小さくなる場合は前記印刷抵抗
をトリミングして前記合成抵抗値が前記許容範囲内に入
るようにした後前記チップ抵抗を前記チップ抵抗接続用
ランドに接続して印刷抵抗の抵抗値を調整することを特
徴とずろものである。
F1作用 したがってこの発明によれば、調整用のチップ抵抗を、
印刷抵抗が接続されるランドを端部に有する印刷配線の
前記ランド近くに設けたデツプ接続用のランドに接続し
、印刷抵抗の上部の重なり合うように設けることができ
るので、調整用の低抗を設けるためのスペースを必要と
しない。又調整用の抵抗として標準シリーズの中から選
んだチップ抵抗を用いているので、チップ抵抗を接続し
た後印刷抵抗をトリミングする必要がなくなる。
G、実施例 第1図、第2図において、1.l’は印刷配線、2.2
′は印刷配線!、ビの端部に一体に設けられた印刷抵抗
用ランド、3は印刷抵抗用ランド2.2′間に設けられ
印刷抵抗、4.4′は印刷配線1,1′の前記印刷抵抗
用ランド2.2′の近くに設けられたチップ抵抗用ラン
ド、5はチップ抵抗用ランド4.4′間に前記印刷配線
の上部に市なり合うように設けられた調整用のチップ抵
抗である。
先づ印刷配線1.1′に第1図のように印刷抵抗3が印
刷される。この印刷抵抗3はトリミングされ所定の抵抗
値Rとすべきところ、抵抗値Rの許容範囲を超える抵抗
値R1になったものとする。
第3図はその等価回路である。
そこで、チップ抵抗5を第2図のように接続して印刷抵
抗3と並列接続した場合、その合成抵抗が前記Rの値に
近いか、或は若干小さくなるような抵抗値R2を有する
チップ抵抗を標準シリーズより選択して印刷抵抗3とチ
ップ抵抗5との合成抵抗Ro即ち、rt o = RI
−Rt/ (Rl+ R2)が所定の抵抗値Rの許容範
囲内に入っている場合は抵抗値R2のチップ抵抗を第2
図のように接続する。第4図はその等価回路である。又
、上記合成抵抗Roが所定の抵抗値Rの許容範囲より小
さい場合は再び印刷抵抗3をトリミングしてその抵抗値
【しを大きくしてチップ抵抗5との合成抵抗R1が所定
の抵抗値Rの許容範囲に入るようにしてから第2図のよ
うにチップ抵抗5を接続するものである。尚、印刷され
た印刷抵抗はトリミング後絶縁コーテングされるのが通
常の工程であるが、チップ抵抗をさらに重さねるときは
、トリミング後、絶縁コーテングした後にチップ抵抗を
印刷抵抗に重ねて接続されることは言うまでもないこと
である。
+(、発明の詳細 な説明したこの発明にあっては、次に述べるような効果
を奏するものである。
(+)印刷抵抗の抵抗値が所定の抵抗値より初めから大
きかったとき、或はトリミングの失敗などで所定の抵抗
値より大きくなったとき、印刷抵抗と並列にチップ抵抗
を実装することで簡単に所定の抵抗値に調整できる。
(2)チップ抵抗を用いることができ、しかも標準シリ
ーズのものから広範囲に容易に選択して使用することが
できる。
(3)トリミングにより抵抗値が大きくなってしまった
印刷抵抗を再トリミングすることにより、チップ抵抗に
よる調整を更に精度よく所定の抵抗値に合わせることが
できる。
(4)前記再トリミングはチップ抵抗値を予め設定する
ことにより、慣用されているトリミング・プログラムの
中で自動的に行うことができるので、再トリミングとい
うよりトリミング失敗時の継続したトリミングとに行う
ことができる。
(5)チップ抵抗を接続した場合チップ抵抗が印刷抵抗
の上部に重なるようになっているので、従来のジャンパ
ーを用いたもの或は別の印刷抵抗を用いるもののように
、側方にスペースを必要としたり、又製造工程の中で短
絡する工程、又は接続する工程が不要となる。
【図面の簡単な説明】
第1図はこの発明の実施例を示す印刷抵抗配線の平面図
、第2図は同じくチップ抵抗を接続した印刷配線の平面
図、第3図及び第4図は第1図及び第2図の夫々等価回
路図である。 l、ド・・・印刷配線、2.2′・・・印刷抵抗用ラン
ド、3・・・印刷抵抗、4.4′・・・チップ抵抗用ラ
ンド、5・・・チップ抵抗。 第1 第3図 第2図 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)厚膜混成集積回路の印刷抵抗が接続されるランド
    を端部に有する印刷配線の前記ランド近くにチップ抵抗
    接続用のランドを設け、前記印刷抵抗の値が所定値より
    大きい場合、これに並列接続する抵抗調節用のチップ抵
    抗との合成抵抗値が前記所定値と略等しくなるか、或は
    小さく且つ前記所定値に近くなるようなチップ抵抗を標
    準シリーズの中から選び、前記合成抵抗値が前記所定値
    の許容範囲となる場合は前記チップ抵抗を前記チップ抵
    抗接続用ランドに接続し、又前記合成抵抗値が前記所定
    値の許容範囲より小さくなる場合は前記印刷抵抗をトリ
    ミングして前記合成抵抗値が前記許容範囲内に入るよう
    にした後前記チップ抵抗を前記チップ抵抗接続用ランド
    に接続して印刷抵抗の抵抗値を調整することを特徴とし
    た厚膜混成集積回路の抵抗調整法。
JP19373088A 1988-08-03 1988-08-03 厚膜混成集積回路の抵抗調整法 Pending JPH0243795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19373088A JPH0243795A (ja) 1988-08-03 1988-08-03 厚膜混成集積回路の抵抗調整法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19373088A JPH0243795A (ja) 1988-08-03 1988-08-03 厚膜混成集積回路の抵抗調整法

Publications (1)

Publication Number Publication Date
JPH0243795A true JPH0243795A (ja) 1990-02-14

Family

ID=16312854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19373088A Pending JPH0243795A (ja) 1988-08-03 1988-08-03 厚膜混成集積回路の抵抗調整法

Country Status (1)

Country Link
JP (1) JPH0243795A (ja)

Similar Documents

Publication Publication Date Title
US5303122A (en) Printed circuit board having a commonized mounting pad which different sized surface mounted devices can be mounted
JPH0243795A (ja) 厚膜混成集積回路の抵抗調整法
JPH02132876A (ja) 混成集積回路装置の製造方法
JPS5914693A (ja) プリント基板装置の製造方法
JPH0244702A (ja) 厚膜混成集積回路の抵抗調整方法
JPH01302701A (ja) 印刷抵抗体
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JPH05109513A (ja) 厚膜抵抗体形成方法
JPH01319907A (ja) 厚膜抵抗の抵抗値調整方法
JPS6127691A (ja) 磁気低抗素子
JPS59768Y2 (ja) プリント基板
JPS6390113A (ja) 抵抗−コンデンサ複合部品
JPH02148801A (ja) 膜状抵抗体及びそのトリミング方法
JPS6098656A (ja) 電子部品
JPS587657Y2 (ja) 多層印刷配線板
JPH01270293A (ja) 厚膜積層配線基板
JPH0510379Y2 (ja)
JPS61230351A (ja) 混成集積回路
JPH0548239A (ja) 回路基板の形成方法
JPS5927068Y2 (ja) 混成集積回路
JPH02122694A (ja) Sop型smdの両面実装プリント板
JPS589395A (ja) チツプ部品の取付方法
JPS603190A (ja) プリント基板の接続方法
JPS62222644A (ja) テ−プキヤリヤ
JPH0125227B2 (ja)