JPH03116232A

JPH03116232A - 命令解読装置

Info

Publication number: JPH03116232A
Application number: JP25187489A
Authority: JP
Inventors: Teruaki Uehara; 輝昭上原; Atsushi Shinpo; 敦新保; Hideki Kamoi; 鴨井　秀樹; Tomoyuki Kishi; 智之岸
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-09-29
Filing date: 1989-09-29
Publication date: 1991-05-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は命令解読装置、とくにたとえばディジタル信号
処理プロセッサ（ＤＳＰ）などに有利に適用される命令
解読装置に関する。

（従来の技術）近年、音声合成、フィルタなどに用いられる種々のディ
ジタル信号処理プロセッサが提案されている。たとえば
ＡＴ＆Ｔ編、［■Ｅ　１）ＳＰ１６八ＤｉへｉｔａｌＳ
ｉｇｎａｌ　ＰｒｏｃｅｓｓｏｒＪのインフォメーショ
ンマニュアルにはこのような従来技術が記載されている
。

ディジタル信号処理プロセッサは、命令解読装置である
命令解読回路の他に演算部および記憶部などを含み、記
述されたプログラムにより動作して所定の処理を実行す
る。すなわち、記述されたプログラムは命令解読回路に
より演算部に対する制御信号として解読され、その制御
信号が演算部に送られることによりデータが処理される
。

なお、記述されたプログラムは、ディジタル信号処理プ
ロセッサ内部、または外部のプログラム記憶部に保持さ
れる。このため、容量の小さいプログラム記憶部が使用
できるように、プログラムはできるかぎり小さくするこ
とが望まれる。ディジタル信号処理プロセッサのプログ
ラムは、たとえばα・β・γが命令の１グループの場合
、α・β・γ・ａ・β・γ９．８のように、グループと
呼ばれる小さな命令のかたまりを繰り返し実行すること
が多い。

ディジタル信号処理プロセッサのプログラムにおけるこ
のような性質を利用して、グループの繰り返し実行を［
グループの命令Ｈ９＋ｌ］個の命令にまとめることで、
プログラムの容量を減らす方法が知られている。この方
法は、上記文献に詳述されているように、たとえばシー
ケンサ部にカウンタを設け、命令によりこのカウンタに
数値Ｎ−１を入力すると、キャッシュメモリ内に存在す
るグループをＮ回繰り返し実行するようにプログラム制
御を行なう方法である。

また、ディジタル信号処理プロセッサでは、処理部での
演算処理速度を上げるため、複数の処理をオーバーラツ
プさせるパイプライン処理が用いられている。

（発明が解決しようとする課題）しかしながらこのような従来技術における命令解読装置
では、処理部でパイプライン処理が行なわれる影響で、
プログラムを一度に解読していたため、各データが同一
処理を行なっているにもかかわらず、グループ繰り返し
機能を使用できない場合があるという欠点があった。す
なわち動作としては各データに同一処理を行なっている
にもかかわらず、異なったプログラムとして記憶部に記
述しなければならなかった。

本発明はこのような従来技術の欠点を解消し、演算部に
おけるパイプライン処理の影響を排し、データに対して
同一の処理を行なうならば、グループ操り返し機能が使
用できる命令解読装置を提供することを目的とする。

（課題を解決するための手段）本発明は上述の課題を解決するために、命令情報を受け
、命令情報を解読して演算部を制御する命令解読装置に
おいて、この装置は演算部のパイプライン処理の深さに
応じた複数の命令解読手段を有し、命令解読手段はそれ
ぞれ、制御を担当するパイプラインの深さに応じて命令
情報から該当する命令を解読し、演算部の所定の要素を
制御する。

（作　用）本発明によれば、それぞれの命令解読手段は、命令情報
を受信すると、制御を担当する所定の命令を解読し、そ
れにより該当する演算部の要素を制（卸する。

（実施例）次に添付図面な参明して本発明による命令解読装置の実
施例を詳細に説明する。

第１図を参唾すると、本発明による命令解読装置をディ
ジタル信号処理プロセッサに適用したときの実施例の機
能ブロック図が示されている。なお同図には、本実施例
に直接関係のある命令解読部ｌと演算部３が示され、本
実施例に直接関係のないディジタル信号処理プロセッサ
の各構成要素は略して記載していない。

演算部３は、命令解読部ｌからの制御信号に従って演算
処理を実行する処理部であり、リードオンリーメモリ（
ＲＯＭ１５０　、ランダムアクセスメモリｆＲＡＭ）５
４　、レジスタ（ｘ）６０．　（Ｙｌ　６２．　ｆＰｌ
　６６、１ａ０１７２、乗算器６４、マルチプレクサ（
ＭＵＸｌ　６８および算術論理ユニット（ＡＬＩＪＩ　
７０を有する。

リードオンリメモリ５０オよびランダムアクセスメモリ
５４は、たとえば演算処理で使用される変数などの数値
データがアドレス毎に格納されている記憶部である。メ
モリ５０にはアドレスポインタ５２が接続されており、
このポインタ５２により指示されたアドレスのデータが
読み出し可能となる。すなわち、メモリ５０に読み出し
制御が行なわれたとき、ポインタ５２の指示するデータ
が出力２００を介しＲＯＭデータバス１００に送られる
。

またメモリ５４にはアドレスポインタ５６が接続され、
このポインタ５６により指示されたアドレスのデータが
読み書き可能となる。すなわちメモリ５４は、命令解読
部ｌからの制御に従って、ポインタ５６の指示するアド
レスのデータを入出力線２０４を介しＲＡＭデータバス
１０２に送ったり、データバス１０２から受信したデー
タをこれの指示するアドレスに格納したりする。

ＲＯＭデータバス１００は、メモリ５０に記憶されてい
るデータの情報伝送路であり、出力２０２を介しレジス
タＸに接続されている。ＲＡ＆ｌデータバス１０２は、
メモリ５４の情報伝送路であり、出力２０８を介しレジ
スタＸに、また出力２０６を介しレジスタＹに接続され
ている。

レジスタＸおよびＹは、データバスを介して送られてき
たデータを一時格納する高速メモリである。レジスタＸ
は出力２１０を介し乗算器６４に、またレジスタＹは出
力２１２を介し乗算器６４およびマルチプレクサ６８に
それぞれ接続されている。

乗算器６４は、レジスタＸとレジスタＹに格納されたデ
ータを乗算し、その結果を出力２１６を介しレジスタＰ
に出力する演算器である。レジスタＰは、乗算器６４で
算出された乗算結果を蓄えるレジスタであり、出力２１
６を介しマルチプレクサ６８に接続されている。マルチ
プレクサ６８は、レジスタＹからの入力２１２またはレ
ジスタＰからの人力２１６のいずれかを、出力２１８を
介して算術論理ユニット７０に送る選択回路である。マ
ルチプレクサ６８の選択は、演算部からの後述する制御
信号に従って行なわれる。

算術論理ユニット７０は、算術演算などを行なう回路で
あり、その演算結果を出力２２０を介しレジスタ８口に
送る。レジスタａＯは、ユニット７０の演算結果を蓄え
るレジスタであり、出力２２２を介しＲＡＭデータバス
１０２に接続されるとともにユニット７０に接続されて
いる。

なお、同図において演算部３は一般的なディジタル処理
プロセッサにおけるＨ４造を示したが、本発明が適用さ
れる１ｆｌＴ１部はとくにこれに限定されるものではな
い、また、同図では記載されていないが、たとえば演算
部の各構成要素はマスタクロックからのタロツク信号を
人力する。このクロック信号を入力することにより、パ
イプライン処理においても、たとえばレジスタＸおよび
Ｙは、データバスから送られてきた情報を乗＄Ｈ３６４
に送る前に、データバスからの情報を上書きすることは
ない。

命令解読部ｌは、命令レジスタ（図示せず）から送られ
てきたプログラムをプログラム入力端子２００より入力
し、これを解読することによって演算部３をパイプライ
ン処理により制御する処理部である。同図に示すように
本実施例による命令解読部ｌは、複数の命令解読回路ｌ
Ｏ〜１６と人力した情報を所定の時間遅延して出力する
３つの遅延回路２０により構成されている。なお、命令
解読回路および遅延回路２０の数は、演算部３のパイプ
ラインの深さにより決まるものであり、その数はとくに
本実施例のように限定されるものではない、また、命令
解読部ｌは本実施例ではハードウェアにより形成されて
いる。

命令解読回路ｌＯは、プログラム信号路３１０を介しプ
ログラム入力端子３００に接続されるパイプライン０段
目の命令解読回路である。命令解読回路ＩＯは、リード
オンリメモリ５０の出力制御、ランダムアクセスメモリ
５４の入出力制御、アドレスポインタ５２・５６の制御
、リードオンリメモリ５０のデータバス制御Ｂ、ランダ
ムアクセスメモリ５４のデータバス制（卸および入力レ
ジスタ）（−ＹＩＩＩ＠に対する命令解読を行ないこれ
らを制御する。命令解読回路ＩＯは、飛越記号１の点線
で示された制御信号路を介しこれら要素の制御を行なう
。

命令解読回路１２は、遅延回路２０−■を介しプログラ
ム入力端子３００に接続されるパイプライン１段目の命
令解読回路である。命令解読回路１２は、乗算器出力レ
ジスタＰの制御に対する命令解読を行ない、飛越記号２
の点線で示された制御用信号路を介しこれを制御片する
。

命令解読回路１４は、遅延回路２０−１および２０−２
を介しプログラム入力端子３ｏｏに接続されるパイプラ
イン２段目の命令解読回路である。命令解読回路１４は
、マルチプレクサ６８、算術論理ユニット７０、レジス
タａＯの制御に対する命令解読を行なう。命令解読回路
１４は、これら、要素の命令を解読し、飛越記号３の点
線で示された制御信号路を介してその制御を行なう。

命令解読回路１６は、遅延回路２０−１．２０−２およ
び２０−３を介しプログラム入力端子３００に接続され
るパイプライン３段目の命令解読回路である。命令解読
回路１６は、レジスタａＯ、データバス１０２．ランダ
ムアクセスメモリ５４．アドレスポインタ５６の制御に
対する命令解読を行なう、命令解読回路１６は、飛越記
号４の点線で示された制御信号路を介しこれらに接続さ
れ、その制御を行なう。

次に具体例をあげて本実施例における動作を説明する。

Ｄ＝Σ　Ａ、ＸＢＩ　　　　　　−−−（１１ｌ１１式（１）に示された計算を行なう場合について。

各時間ごとの命令解読部ｌおよび演算部３の動作につい
て具体的に説明する。ただし１式１１１におけるデータ
Ａ、Ｂは並んだ形でリードオンリメモリ５０およびラン
ダムアクセスメモリ５４に展開されているものとする。

この動作例の場合、プログラム入力端子３００に、以下
に示す命令（１）が初めに入力され、次に命令（２）が
５回入力され、最後に命令（３）が人力される。

命令（１）の内容：データＡ、Ｂをリードオンリメモリ５０、ランダムアク
セスメモリ５４よりレジスタＸ、Ｙに入力する。

リードオンリメモリ５０のアドレスポインタ５２オよび
ランダムアクセスメモリ５４のアドレスポインタ５６を
１更新する。

レジスタＸ、Ｙに格納されたデータの積を計算しレジス
タＰに人力する。

算術論理ユニット７０を通してレジスタＰの内容をレジ
スタａＯに入力する。

命令（２）の内容：データＡ、Ｂをリードオンリメモリ５０、ランダムアク
セスメモリ５４よりレジスタＸ、Ｙに入力する。

リードオンリメモリ５０のアドレスポインタ５２および
ランダムアクセスメモリ５４のアドレスポインタ５６を
１更新する。

レジスタＸ、Ｙの内容の積を計算しその結果をレジスタ
Ｐに入力する。

レジスタａＯおよびレジスタＰに格納されたＦｉ値の和
を算術論理ユニット７０を使用して計算し、これをレジ
スタａＯに格納する。

命令（３）の内容・レジスタａＯの内容をランダムアクセスメモリ５４に入
力する。

演算部３および命令解読部Ｉの動作を示す。

（時間１）：命令解読回路ＩＯにより命令（１）の「デ
ータＡ、Ｂをリードオンリメモリ５０、ランダムアクセ
スメモリ５４よりレジスタＸ、Ｙに入力する。リードオ
ンリメモリ５０のアドレスポインタ５２およびランダム
アクセスメモリ５４のアドレスポインタ５６を１更新す
る。」の部分を解読する。

これにより、リードオンリメモリ５ａ、ランダムアクセ
スメモリ５２よりＷｔ（ｍＡｒ、　Ｂ、が転送され、そ
れぞれレジスタＸ、Ｙに格納される。

また、アドレスポインタ５２．５６が１加算される、（時間２）：命令解読回路ＩＯにより命令（２）の［デ
ータＡ、Ｂをリードオンリメモリ５０、ランダムアクセ
スメモリ５４よりレジスタＸ、Ｙに入力する。リードオ
ンリメモリ５０のアドレスポインタ５２およびランダム
アクセスメモリ５４のアドレスポインタ５６を１更新す
る。１の部分を解読する。

命令解読回路Ｉ２により命令（１１の［レジスタＸ、Ｙ
の内容の積を計算しレジスタＰに入力する６Ｊの部分を
解読する。

命令解読回路１２によりＡＩ　Ｘ　Ｂｌが乗算器６４で
計算され、結果がレジスタＰに格納される。

また、命令解読回路ＩＯによりリードオンリメモリ５０
．ランダムアクセスメモリ５４から数値Ａ２、Ｂ２が転
送され、それぞれレジスタｘｉ３よびＹに格納される。

さらに、アドレスポインタ５２．５６のポインタが１更
新される。

（時間３）：命令解読回路１０により命令（２）の「デ
ータＡ、Ｂをリードオンリメモリ５０、ランダムアクセ
スメモリ５４よりレジスタＸ、Ｙに入力する。リードオ
ンリメモリ５０のアドレスポインタ５２およびランダム
アクセスメモリ５４のアドレスポインタ５６を１更新す
る。」の部分を解読する。

命令解読回路１２により命令（２）の「レジスタＸ、Ｙ
の内容の積を計算しレジスタＰに人力する。」の部分を
解読する。

命令解読回路１４により命令（１）の「算術論理ユニッ
ト７０を通してレジスタＰの内容をレジスタａＯに人力
する。」の部分を解読する。

命令解読回路１４によりレジスタＰの内容（Ａ１×８、
）が算術論理ユニット７０を通してレジスタａＯに格納
される。

また、命令解読回路１２によりＡｚｘＢａが乗算器６４
で計算され、その結果がレジスタＰに格納される。

さらに、命令解読回路ＩＯによりリードオンリメモリ５
０、ランダムアクセスメモ、す５４よりデータＡ３、Ｂ
３が転送され、それぞれレジスタＸ、Ｙに格納される。

また、命令解読回路ＩＯによりアドレスポインタ５２お
よび５６のポインタが１更新される。

（時間４）：命令解読回路ｌＯにより命令（２）の「デ
ータＡ、Ｂをリードオンリメモリ５０、ランダムアクセ
スメモリ５４よりレジスタＸ、Ｙに入力する。アドレス
ポインタ５２．５６を１更新する。」の部分を解読する
。

命令解読回路１２により命令（２）の「レジスタＸ、Ｙ
の内容の積を計算しレジスタＰに入力する」の部分を解
読する。

命令解読回路１４により命令（２）の「レジスタａＯ１
Ｐの内容の和を算術論理ユニット７０を使用して計算し
、レジスタａＯに入力する。」の部分を解読する。

命令解読回路１４により、レジスタａＯの内容子レジス
タＰの内容（ａｔｘｏｚ）が算術論理ユニット７０で計
算され、これがレジスタａＯに格納される。

また、命令解読回路１２によりＡ３ＸＢ２が乗算器で計
算され、その結果がレジスタＰに格納される。

さらに、命令解読回路１０によりリードオンリメモリ５
０、ランダムアクセスメモリ５４からデータＡ４、Ｂ４
が転送され、それぞれレジスタＸ、Ｙに格納される。

また、命令解読回路ＩＯによりアドレスポインタ５２．
５６が１更新される。

（時間５）：命令解読回路ＩＯにより命令（２）の「デ
ータＡ、Ｂをリードオンリメモリ５０．ランダムアクセ
スメモリ５４よりレジスタＸ、Ｙに入力する。アドレス
ポインタ５２．５６を１更新する。」の部分を解読する
。

命令解読回路１２により命令（２）の［レジスタＸ、Ｙ
の内容の積を計算しレジスタＰに入力する」の部分を解
読する。

命令解読回路１４により命令（２）の［レジスタａＯ１
Ｐの内容の和を算術論理ユニット７０を使用して計算し
、レジスタａＯに入力する。」の部分を解読する。

命令解読回路１４によりレジスタａＯの内容＋レジスタ
Ｐの内容（Ａ、ＸＢ３）が算術論理ユニット７０で計算
され、レジスタａＯに格納される。

また、命令解読回路１２によりデータＡ４ＸＢ４が乗算
器６４で計算され、その結果がレジスタＰに格納される
。

さらに、命令解読回路１０によりリードオンリメモリ５
０、ランダムアクセスメモリ５４からデータＡｓ、　Ｂ
ｓが転送され、それぞれレジスタＸ、Ｙに格納される。

また、命令解読回路ｌＯによりアドレスポインタ５２お
よび５６のポインタが１更新される。

（時間６）：命令解読回路１０により命令（２）の「デ
ータＡ、Ｂをリードオンリメモリ５０．ランダムアクセ
スメモリ５４よりレジスタＸ、Ｙに入力する。アドレス
ポインタ５２．５６を１更新する。Ｊの部分を解読する
。

命令解読回路１２により命令（２）の［レジスタＸ、Ｙ
の内容の積を計算しレジスタＰに入力するＪの部分を解
読する。

命令解読回路１４により命令（２）の「レジスタａＯ５
Ｐの内容の和を算術論理ユニット７０を使用して計算し
、レジスタａＯに入力する。］の部分を解読する。

命令解読回路１４によりレジスタａＯの内容＋レジスタ
Ｐの内容（Ａ４ＸＢ４）が算術論理ユニット７ｏで計算
され、これがレジスタａＯに格納される。

また、命令解読回路１２によりＡｓＸＢｓが乗算器６４
で計算され、その結果がレジスタＰに格納される。

さらに、命令解読回路ＩＯによりリードオンリメモリ５
０、ランダムアクセスメモリ５４よりデータＡ６、Ｂ６
が転送され、それぞれレジスタＸ、Ｙに格納される。

また、命令解読回路ｌＯによりアドレスポインタ５２．
５６が１加算される。

（時間７）：命令解読回路１２により命令（２）の「レ
ジスタＸ、Ｙの内容の積を計算しレジスタＰに人力する
」の部分を解読する。

命令解読回路１４により命令（２）の「レジスタａＯ，
Ｐの内容の和を算術論理ユニット７ｏを使用して計算し
、レジスタａＯに入力する。」の部分を解読する。

命令解読回路１４によりレジスタａＯの内容＋レジスタ
Ｐの内容（Ａ５ＸＢ５）が算術論理ユニット７ｏで計算
され、これがレジスタａＯに格納される。

また、命令解読回路１２によりＡａｘＢａが乗算器６４
で計算され、その結果がレジスタＰに格納される。

（時間８）：命令解読回路１４により命令（２）の「レ
ジスタａＯ１Ｐの内容の和を算術論理ユニット７０を使
用して計算し、レジスタａＯに入力する６Ｊの部分を解
読する。

命令解読回路１４によりレジスタａＯの内容＋レジスタ
Ｐの内容（Ａ６Ｘ　ｏｓ）が算術論理ユニット７０で計
算され、これがレジスタａｎに格納される。

（時間９）：命令解読回路１６により命令（３）の「レ
ジスタａＯの内容をランダムアクセスメモリ５４に入力
する。Ｊの部分を解読する。

命令解読回路１６によりレジスタａＯの内容（式（１）
の解ｒＤＪ）がランダムアクセスメモリ５４に格納され
る。

このように本実施例によれば、命令解読部１は、対応す
る演算部３のパイプラインの深さに合わせて命令解読が
行なわれる命令解読回路ｌＯ〜１６と、各命令解読回路
が所定のタイミングで実行されるようにプログラム遅延
回路２０が配設されている。複数の命令遅延回路２０と
パイプライン段数毎に分割された命令解読回路ｌＯ〜１
６の働きにより、演算部３の動作は時間４、時間５およ
び時間６が等しいことを除きすべて異なるが１時間ｌか
ら９までの動作は、命令（１）、命令（２）の５回の繰
り返し、命令３の三種類で実現される。

このため、プログラム制御Ｂ部（図示せず）はグループ
繰り返し機能を使用でき、この例では繰り返し回数を指
定する命令を含み４命令にすることが可能である。この
ように本実施例によれば、データに対する演算処理が同
じであるならば、繰り返し機能を使用でき、プログラム
サイズを小さくすることが可能となる。

なお、本実施例では本発明をディジタル処理プロセッサ
に適用したが、本発明はとくにこれに限定されるもので
はなく、パイプライン処理を行なう情報処理装置であれ
ば本発明を勿論適用可能である。

（発明の効果）このように本発明による命令解読装置は、データに対す
る７ｖｉ算処理内容が同一であるならば、パイプライン
処理の影響を受けることなく、グループ繰り返し機能を
使用することができる。本発明による命令解読装置は、
プログラムがいくつかの異なる演算処理の集まりで形成
され、各演算処理の内容が共通なデータ・グループの種
類に分けることができ、このグループの種類が演算部の
パイプライン段数とほぼ等しいときにとくに有効である
。

【図面の簡単な説明】

第１図は本発明による命令解読装置をディジタル処理プ
ロセッサに適用したときの機能ブロック図である。ｌ　。３、　、　。１０−一１６゜２０、　　　。５０、　　、　　。５２．５６５４、　　　。６０゜６２、　　、　　。６４、　　、　　。６６、　　、　　。６８、　　、　　。７０゜７２、　　　。主一部　の　−目の説明命令解読部０．演算部３．命令解読回路、遅延回路３．リードオンリメモリアドレスポインタ０．ランダムアクセスメモリレジスタＸ８．レジスタＹ１９乗算器レジスタＰ１．マルチプレクサ１．算術論理ユニット０．レジスタａ０

Claims

【特許請求の範囲】１、命令情報を受け、該命令情報を解読して演算部を制
御する命令解読装置において、該装置は前記演算部のパイプライン処理の深さに応じた
複数の命令解読手段を有し、該命令解読手段はそれぞれ、制御を担当するパイプライ
ンの深さに応じて前記命令情報から該当する命令を解読
し、前記演算部の所定の要素を制御することを特徴とす
る命令解読装置。２、請求項１に記載の装置において、前記命令情報は命令記憶部より送られ、該装置は、該命令記憶部と前記命令解読手段との間に、
命令解読手段が制御を担当する前記演算部のパイプライ
ンの深さに応じ、前記命令情報の送出を遅延する命令遅
延手段を有することを特徴とする命令解読装置。