JPH034593A - 薄膜基板 - Google Patents
薄膜基板Info
- Publication number
- JPH034593A JPH034593A JP13983989A JP13983989A JPH034593A JP H034593 A JPH034593 A JP H034593A JP 13983989 A JP13983989 A JP 13983989A JP 13983989 A JP13983989 A JP 13983989A JP H034593 A JPH034593 A JP H034593A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- insulating layer
- conductor layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
セラミック材より成るベースに絶縁層を介して複数の導
体層が積層される薄膜基板に関し、極力、導体層の表面
を空気中に露出させ、誘電率を・低くすることで導体層
における信号伝播速度の向上を図ることを目的とし、 第1と第2の導体層の表面が空気中に露出されるが如く
、該第1と第2の導体層との間に介在する第1の絶縁層
が該第2の導体層をマスクとして、該第2と第3の導体
層との間に介在する第2の絶縁層が該第3の導体層をマ
スクとしてそれぞれエツチングされることで除去され、
該第1の絶縁層と、該第2の導体層との形状および該第
2の絶縁層と、該第3の導体層との形状がそれぞれ同じ
に形成されるように構成する。
体層が積層される薄膜基板に関し、極力、導体層の表面
を空気中に露出させ、誘電率を・低くすることで導体層
における信号伝播速度の向上を図ることを目的とし、 第1と第2の導体層の表面が空気中に露出されるが如く
、該第1と第2の導体層との間に介在する第1の絶縁層
が該第2の導体層をマスクとして、該第2と第3の導体
層との間に介在する第2の絶縁層が該第3の導体層をマ
スクとしてそれぞれエツチングされることで除去され、
該第1の絶縁層と、該第2の導体層との形状および該第
2の絶縁層と、該第3の導体層との形状がそれぞれ同じ
に形成されるように構成する。
本発明はセラミック材より成るベースに絶縁層を介して
複数の導体層が積層される薄膜基板に関する。
複数の導体層が積層される薄膜基板に関する。
近年、電子計算機の高速化、高機能化の推進に伴い、こ
れらの構成に用いられる回路基板の高密度化が強く要求
されるようになった。
れらの構成に用いられる回路基板の高密度化が強く要求
されるようになった。
したがって、このような回路基板としては薄膜によるパ
ターン形成が行われ、パターンの層間を絶縁体により絶
縁することで多層化した高密度の薄膜基板が使用されて
いる。
ターン形成が行われ、パターンの層間を絶縁体により絶
縁することで多層化した高密度の薄膜基板が使用されて
いる。
従来は第4図の従来の斜視図に示すように構成されてい
た。
た。
第4図に示すように、セラミ・レフ材より成るベースl
の表面1Aに導電材の金属をスパッタまたは蒸着によっ
て形成される薄膜の第1の導体層2を張架し、ポリイミ
ド樹脂材などの有機絶縁材による第1の絶縁層10を介
在することで第1の導体層2に交差するように第1の導
体層2と同様の薄膜による第2の導体層3が張架され、
更に、同様の有機絶縁材による第2の絶縁層11を介在
することで第2の導体層3に交差するように第1の導体
層2と同様の薄膜による第3の導体層4が張架されるよ
うに構成されている。
の表面1Aに導電材の金属をスパッタまたは蒸着によっ
て形成される薄膜の第1の導体層2を張架し、ポリイミ
ド樹脂材などの有機絶縁材による第1の絶縁層10を介
在することで第1の導体層2に交差するように第1の導
体層2と同様の薄膜による第2の導体層3が張架され、
更に、同様の有機絶縁材による第2の絶縁層11を介在
することで第2の導体層3に交差するように第1の導体
層2と同様の薄膜による第3の導体層4が張架されるよ
うに構成されている。
したがって、第1と第2と第3の導体層2.3.4をそ
れぞれ第1と第2の絶縁層10.11を介することで積
層し、ベース1に多層のパターンを形成することが行わ
れていた。
れぞれ第1と第2の絶縁層10.11を介することで積
層し、ベース1に多層のパターンを形成することが行わ
れていた。
また、このような積層は第5図の(a)〜(e)の従来
の製造工程図に示す工程によって製造が行われていた。
の製造工程図に示す工程によって製造が行われていた。
第5図の(a)に示すように、ベース1の表面1Aに第
1の導体層2を積層し、(b)に示すように、第1の導
体層2を覆うように、第1の絶縁層10の積層を行う。
1の導体層2を積層し、(b)に示すように、第1の導
体層2を覆うように、第1の絶縁層10の積層を行う。
次に、(c)に示すように、第1の絶縁層10の上層1
0Aに第2の導体層3を積層し、(d)に示すように、
第2の導体層3を覆うように、第2の絶縁層11の積層
を行い、最後に、第2の絶縁層11の上層11Aに第3
の導体順番を積層することで製造が行われていた。
0Aに第2の導体層3を積層し、(d)に示すように、
第2の導体層3を覆うように、第2の絶縁層11の積層
を行い、最後に、第2の絶縁層11の上層11Aに第3
の導体順番を積層することで製造が行われていた。
このような第1と第2の絶縁層io、tt としては、
通常、セラミック材などの無機絶縁材またはポリイミド
樹脂材などの有機絶縁材が用いられている。
通常、セラミック材などの無機絶縁材またはポリイミド
樹脂材などの有機絶縁材が用いられている。
無機絶縁材を用いた場合は、絶縁体として低熱抵抗であ
り、導体層との密着強度が強(、かつ、物理的強度が大
きいが、比誘電率が高いため、信号伝播速度が遅くなる
欠点がある。
り、導体層との密着強度が強(、かつ、物理的強度が大
きいが、比誘電率が高いため、信号伝播速度が遅くなる
欠点がある。
一方、有機絶縁材を用いた場合は、低熱抵抗物理的強度
などの点では無機絶縁材より劣るが、比誘電率が低いた
め、信号伝播速度が緩和され、高速化に関して有利とな
る。
などの点では無機絶縁材より劣るが、比誘電率が低いた
め、信号伝播速度が緩和され、高速化に関して有利とな
る。
しかし、最近の電子計算機の高速度化の厳しい要求では
、有機絶縁材による絶縁でも信号伝播速度の遅れが無視
できない状況にある。
、有機絶縁材による絶縁でも信号伝播速度の遅れが無視
できない状況にある。
したがって、有機絶縁材による絶縁が用いられていでも
、パターンを形成する導電層に対する誘電率を低下させ
、より信号伝播速度の向上が図れることが要求されてい
る。
、パターンを形成する導電層に対する誘電率を低下させ
、より信号伝播速度の向上が図れることが要求されてい
る。
そこで、本発明では、極力、導体層の表面を空気中に露
出させ、導体層に対する誘電率を低くすることで信号伝
播速度の向上を図ることを目的とする。
出させ、導体層に対する誘電率を低くすることで信号伝
播速度の向上を図ることを目的とする。
(課題を解決するための手段〕
第1図は本発明の原理説明図である。
第1図に示すように、第1と第2の導体層2.3の表面
2A、3Aが空気中に露出されるが如く、該第1と第2
の導体層(2,3)との間に介在する第1の絶縁層5が
該第2の導体層3をマスクとして、該第2と第3の導体
層3.4との間に介在する第2の絶縁層6が該第3の導
体層4をマスクとしてそれぞれエツチングされることで
除去され、該第1の絶縁層5と、該第2の導体層3との
形状および該第2の絶縁層6と、該第3の導体層4との
形状がそれぞれ同じに形成されるように構成する。
2A、3Aが空気中に露出されるが如く、該第1と第2
の導体層(2,3)との間に介在する第1の絶縁層5が
該第2の導体層3をマスクとして、該第2と第3の導体
層3.4との間に介在する第2の絶縁層6が該第3の導
体層4をマスクとしてそれぞれエツチングされることで
除去され、該第1の絶縁層5と、該第2の導体層3との
形状および該第2の絶縁層6と、該第3の導体層4との
形状がそれぞれ同じに形成されるように構成する。
二のように構成することによって前述の課題は解決され
る。
る。
即ち、第1の導体層2に交差されるように、第1の絶縁
層5を介在することで張架される第2の導体層3をマス
クにすることで、第1の絶縁層5をエツチングにより除
去し、第1の導体層2を空気中に露出させることが行え
、また、第2の導体層3に交差されるように、第2の絶
縁層6を介在することで張架される第3の導体層4をマ
スクにすることで、第2の絶縁層6をエツチングにより
除去し、第2の導体層3を空気中に露出させることが行
えるようにしたものである。
層5を介在することで張架される第2の導体層3をマス
クにすることで、第1の絶縁層5をエツチングにより除
去し、第1の導体層2を空気中に露出させることが行え
、また、第2の導体層3に交差されるように、第2の絶
縁層6を介在することで張架される第3の導体層4をマ
スクにすることで、第2の絶縁層6をエツチングにより
除去し、第2の導体層3を空気中に露出させることが行
えるようにしたものである。
したがって、第1と第2と第3の導体層2.3.4のそ
れぞれの表面は交差個所を除いて空気中に露出されるこ
とになり、従来のような、第1と第2の導体層2.3が
第1と第2の絶縁層10.11によって覆われる構成に
比較して、第1と第2の導体層2.3に対する誘電率を
低下させることができ、信号伝播速度の向上が図れる。
れぞれの表面は交差個所を除いて空気中に露出されるこ
とになり、従来のような、第1と第2の導体層2.3が
第1と第2の絶縁層10.11によって覆われる構成に
比較して、第1と第2の導体層2.3に対する誘電率を
低下させることができ、信号伝播速度の向上が図れる。
以下本発明を第2図および第3図を参考に詳細に説明す
る。第2図は本発明による一実施例の斜視図、第3図の
(a)〜軸)は本発明の製造工程図である。企図を通じ
て、同一符号は同一対象物を示す。
る。第2図は本発明による一実施例の斜視図、第3図の
(a)〜軸)は本発明の製造工程図である。企図を通じ
て、同一符号は同一対象物を示す。
第2図に示すように、セラミック材より成るベースの表
面1Aに張架された第1の導体層2には、第1の絶縁層
5を介して交差されるように第2の導体層3が張架され
、更に、第2の導体層3には第2の絶縁層6を介して交
差されるように第3の導体層4が張架され、第1の絶縁
層5の形状が第2の導体層3の形状と同じに、また、第
2の絶縁層6の形状が第3の導体層4と同じにそれぞれ
形成されるように構成したものである。
面1Aに張架された第1の導体層2には、第1の絶縁層
5を介して交差されるように第2の導体層3が張架され
、更に、第2の導体層3には第2の絶縁層6を介して交
差されるように第3の導体層4が張架され、第1の絶縁
層5の形状が第2の導体層3の形状と同じに、また、第
2の絶縁層6の形状が第3の導体層4と同じにそれぞれ
形成されるように構成したものである。
そこで、第1の導体層2は第2の導体層3と交差する個
所を除いて表面2Aが空気中に露出され、また、第2の
導体層3は第3の導体層4と交差する個所を除いて表面
3Aが空気中に露出されるように形成されている。
所を除いて表面2Aが空気中に露出され、また、第2の
導体層3は第3の導体層4と交差する個所を除いて表面
3Aが空気中に露出されるように形成されている。
したがって、第1と第2の導体層2.3は第1と第2の
絶縁層5.6によって覆われることがないため、第1と
第2の導体層2.3に於ける誘電率を低下させることが
できる。
絶縁層5.6によって覆われることがないため、第1と
第2の導体層2.3に於ける誘電率を低下させることが
できる。
また、このような積層は第3図に示す製造工程によって
容易に行うことができる。
容易に行うことができる。
第2図の(a)に示すように、ベースlの表面1Aに第
1の導体層2を形成し、(b)に示すように、第1の導
体層2を覆うように第1の絶、像層5の積層を行う。
1の導体層2を形成し、(b)に示すように、第1の導
体層2を覆うように第1の絶、像層5の積層を行う。
この場合の第1の絶縁層5の積層は、例えば、ポリイミ
ド樹脂の溶液を所定の膜厚に塗布、硬化させることで行
われる。
ド樹脂の溶液を所定の膜厚に塗布、硬化させることで行
われる。
次に、(c)に示すように、第1の絶縁層5の上層5A
に第2の導体層3の形成を行い、(d)に示すように第
2の導体層3をマスクとしてウェットエツチングまたは
ドライエツチングによって第1の絶縁層5の除去を行い
、第2の導体層3が張架された真下にのみ第1の絶縁層
5が残るようにする。
に第2の導体層3の形成を行い、(d)に示すように第
2の導体層3をマスクとしてウェットエツチングまたは
ドライエツチングによって第1の絶縁層5の除去を行い
、第2の導体層3が張架された真下にのみ第1の絶縁層
5が残るようにする。
更に、(e)に示すように、全体を覆うように第2の絶
縁層6の積層を前述の第1の絶縁層5の積層と同様に行
い、第2の絶縁層6の積層された上層6Aには(f)に
示すように、第3の導体層4を形成し、前述の第1の絶
縁層5の除去と同様の要領によって第3の導体層4をマ
スクにして第2の絶縁層6の除去を行うことで(g)に
示すように、第3の導体層4が張架された真下にのみ第
2の絶縁層6が残るように形成することができる。
縁層6の積層を前述の第1の絶縁層5の積層と同様に行
い、第2の絶縁層6の積層された上層6Aには(f)に
示すように、第3の導体層4を形成し、前述の第1の絶
縁層5の除去と同様の要領によって第3の導体層4をマ
スクにして第2の絶縁層6の除去を行うことで(g)に
示すように、第3の導体層4が張架された真下にのみ第
2の絶縁層6が残るように形成することができる。
このように形成するとベースlの表面1Aに積層される
第1.第2および第3の導体層2.3.4の全ての表面
2A、3A、4Aは空気中に露出されることになり、従
来のような導体層の全てが絶縁層に埋設されるのと比較
して導体層に対する誘電率が低くなることは明らかであ
る。
第1.第2および第3の導体層2.3.4の全ての表面
2A、3A、4Aは空気中に露出されることになり、従
来のような導体層の全てが絶縁層に埋設されるのと比較
して導体層に対する誘電率が低くなることは明らかであ
る。
したがって、それぞれの導体層に於ける信号伝播速度を
アップさせることが行える。
アップさせることが行える。
尚、本発明では第1.第2および第3の導体層2.3.
4を積層することで説明を行ったが、同様の積層により
第3の導体層4の上層に、更に第3と第4の絶縁層を介
在されせることで第4と第5の導体層を積層するように
形成した場合でも同様に構成することが可能であり、こ
のように構成した場合でも同等の効果を得ることができ
る。
4を積層することで説明を行ったが、同様の積層により
第3の導体層4の上層に、更に第3と第4の絶縁層を介
在されせることで第4と第5の導体層を積層するように
形成した場合でも同様に構成することが可能であり、こ
のように構成した場合でも同等の効果を得ることができ
る。
以上説明したように、本発明によれば、導体層間に積層
される絶縁層を上層の導体層をマスクとして除去するこ
とで所定の導体層の表面を空気中に露出させるように形
成することができる。
される絶縁層を上層の導体層をマスクとして除去するこ
とで所定の導体層の表面を空気中に露出させるように形
成することができる。
したがって、導体層に於ける誘電率を低(し、信号伝播
速度の向上が図れ、特に、高速化が要求される電子計算
機に於いて、実用的効果は大である。
速度の向上が図れ、特に、高速化が要求される電子計算
機に於いて、実用的効果は大である。
第4図は従来の斜視図。
第5図の(a)〜(e)は従来の製造工程図を示す。
図において、
■はベース、 2は第1の導体層。
3は第2の導体層、 4は第3の導体層。
5は第1の絶縁層、 6は第2の絶縁層。
第1図は本発明の原理説明図。
第2図は本発明による一実施例の斜視図。
第3図の(a)〜(g)は本発明の製造工程図。
4第3の′4俸贋
g!Ij1 図
第 2 ■
(3)
杢−8月の製ミニ程図
6第2の矩恨警
従来の剖惺図
第 4 (¥l
Claims (1)
- 【特許請求の範囲】 セラミック材より成るベース(1)の表面(1A)に
張架された第1の導体層(2)と、該第1の導体層(2
)に積層された第1の絶縁層(5)を介在して該第1の
導体層(2)に交差するよう張架される第2の導体層(
3)と、該第2の導体層(3)に積層された第2の絶縁
層(6)を介在して該第2の導体層(3)に交差するよ
う張架される第3の導体層(4)とを備えた薄膜基板で
あって、 前記第1と第2の導体層(2,3)の表面(2A,3A
)が空気中に露出されるが如く、前記第1の絶縁層(5
)が前記第2の導体層(3)をマスクとして、前記第2
の絶縁層(6)が前記第3の導体層(4)をマスクとし
てそれぞれエッチングされることで除去され、該第1の
絶縁層(5)と、該第2の導体層(3)との形状および
該第2の絶縁層(6)と、該第3の導体層(4)との形
状がそれぞれ同じに形成されることを特徴とする薄膜基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13983989A JPH034593A (ja) | 1989-06-01 | 1989-06-01 | 薄膜基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13983989A JPH034593A (ja) | 1989-06-01 | 1989-06-01 | 薄膜基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034593A true JPH034593A (ja) | 1991-01-10 |
Family
ID=15254708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13983989A Pending JPH034593A (ja) | 1989-06-01 | 1989-06-01 | 薄膜基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008105677A (ja) * | 2006-10-23 | 2008-05-08 | Fujifilm Corp | カセット収納ケース |
-
1989
- 1989-06-01 JP JP13983989A patent/JPH034593A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008105677A (ja) * | 2006-10-23 | 2008-05-08 | Fujifilm Corp | カセット収納ケース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10190192A (ja) | 印刷回路板製造プロセス | |
| JPH03257893A (ja) | 多層配線基板の製造方法 | |
| JPH05235491A (ja) | 薄膜回路基板とその製造方法 | |
| JPH034593A (ja) | 薄膜基板 | |
| JPH02260598A (ja) | 立体配線板の製造方法 | |
| JPH03151656A (ja) | 半導体素子実装用基板 | |
| JP2752305B2 (ja) | 回路基板 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPS59132698A (ja) | 多層セラミツク回路基板の製造方法 | |
| GB2184606A (en) | Method of producing metallic thin film coil | |
| JPH085579Y2 (ja) | 薄膜配線基板 | |
| JPH03240210A (ja) | 高周波用チップコイル | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JPH05160575A (ja) | 印刷配線板 | |
| JPS59207691A (ja) | 多層配線基板の製造方法 | |
| JPS61179597A (ja) | 多層配線形成方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JPH0388388A (ja) | 多層プリント配線板の製造方法 | |
| JPS6248291B2 (ja) | ||
| JPH01117329A (ja) | 薄膜装置の絶縁膜製造方法 | |
| JPH036893A (ja) | 多層薄膜配線基板 | |
| JPS6292212A (ja) | 磁気ヘツドの製造方法 | |
| JPH04154196A (ja) | 厚膜と薄膜の多層基板 | |
| JPS6371598U (ja) | ||
| JPH0442992A (ja) | 導体パターン多層構造の形成方法 |