JPH0365022B2 - - Google Patents
Info
- Publication number
- JPH0365022B2 JPH0365022B2 JP61208940A JP20894086A JPH0365022B2 JP H0365022 B2 JPH0365022 B2 JP H0365022B2 JP 61208940 A JP61208940 A JP 61208940A JP 20894086 A JP20894086 A JP 20894086A JP H0365022 B2 JPH0365022 B2 JP H0365022B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulated circuit
- hoop
- leads
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は半導体装置の製造方法に係り、特に電
子回路部品を実装した絶縁回路基板の複数の電極
端子部にそれぞれリードを半田付する半導体装置
の製造方法に関する。
子回路部品を実装した絶縁回路基板の複数の電極
端子部にそれぞれリードを半田付する半導体装置
の製造方法に関する。
＜発明の概要＞
本発明は、電気回路部品を実装した絶縁回路基
板の複数の電極端子部にそれぞれリードを半田付
する半導体装置の製造方法において、前記絶縁回
路基板は個別基板が連結部を介して定ピツチに連
結されたシート状のものであつて、前記リードは
リードを定ピツチで形成したフープ状クリツプリ
ードフレームからなり、該フープ状クリツプリー
ドフレームの各リードを前記絶縁回路基板の電極
端子部に挟み込むとともに、前記絶縁回路基板の
連結部に対向するリードで前記連結部を支持し、
前記絶縁回路基板の電極端子部と前記フープ状ク
リツプリードフレームのリードを半田デイツプす
ることにより、リードと電極端子部及び連結部と
の位置合せが容易にでき、また絶縁回路基板を安
定に支持してそれぞれの個別基板のリードが一度
に半田付可能となる。
板の複数の電極端子部にそれぞれリードを半田付
する半導体装置の製造方法において、前記絶縁回
路基板は個別基板が連結部を介して定ピツチに連
結されたシート状のものであつて、前記リードは
リードを定ピツチで形成したフープ状クリツプリ
ードフレームからなり、該フープ状クリツプリー
ドフレームの各リードを前記絶縁回路基板の電極
端子部に挟み込むとともに、前記絶縁回路基板の
連結部に対向するリードで前記連結部を支持し、
前記絶縁回路基板の電極端子部と前記フープ状ク
リツプリードフレームのリードを半田デイツプす
ることにより、リードと電極端子部及び連結部と
の位置合せが容易にでき、また絶縁回路基板を安
定に支持してそれぞれの個別基板のリードが一度
に半田付可能となる。
また、半田付け後、前記連結部とともに、該連
結部を支持してなるリードを取り除き、前記絶縁
回路基板を個別基板ごとに単品カツトして前記フ
ープ状クリツプリードフレームによる連結状態で
前記単品回路基板を樹脂モールドすることによ
り、樹脂モールド時に絶縁回路基板の多連化が容
易に実施できるものである。
結部を支持してなるリードを取り除き、前記絶縁
回路基板を個別基板ごとに単品カツトして前記フ
ープ状クリツプリードフレームによる連結状態で
前記単品回路基板を樹脂モールドすることによ
り、樹脂モールド時に絶縁回路基板の多連化が容
易に実施できるものである。
＜従来の技術＞
第４図に示すように、従来の半導体装置は、電
子回路部品（図示しない）を実装した絶縁回路基
板１の複数の電極端子部２，…に、必要な長さに
切断した丸ピンリード線３，…を半田付け又はリ
フロー等にて取付けしており、さらにこのように
丸ピンリード線３，…を取付けた絶縁回路基板１
を、第５図に示す如く、各丸ピンリード線３，…
をリード押え４に狭んだ状態で、キヤステイング
法、デイツピング法、粉体塗装法等により樹脂５
にてモールドしていた。
子回路部品（図示しない）を実装した絶縁回路基
板１の複数の電極端子部２，…に、必要な長さに
切断した丸ピンリード線３，…を半田付け又はリ
フロー等にて取付けしており、さらにこのように
丸ピンリード線３，…を取付けた絶縁回路基板１
を、第５図に示す如く、各丸ピンリード線３，…
をリード押え４に狭んだ状態で、キヤステイング
法、デイツピング法、粉体塗装法等により樹脂５
にてモールドしていた。
＜発明が解決しようとする問題点＞
ところが、上記従来の製造方法では、丸ピンリ
ード線３，…の取付けに時間を要し、またリード
付された絶縁回路基板１を樹脂モールドする際、
個々の絶縁回路基板１の位置決めが困難で寸法の
バラツキが大きくなるという欠点があつた。特
に、キヤステイング法によれば、注型型枠内で
個々の絶縁回路基板１の位置決めを行なう構造を
設けていた為、注型型枠が複雑化して製品が高価
なものとなつていた。
ード線３，…の取付けに時間を要し、またリード
付された絶縁回路基板１を樹脂モールドする際、
個々の絶縁回路基板１の位置決めが困難で寸法の
バラツキが大きくなるという欠点があつた。特
に、キヤステイング法によれば、注型型枠内で
個々の絶縁回路基板１の位置決めを行なう構造を
設けていた為、注型型枠が複雑化して製品が高価
なものとなつていた。
本発明は上記の事情に鑑みなされたものであつ
て、その目的は、外部リードと絶縁回路基板との
位置合せを容易にするとともに、外部リードの半
田付け工程及び樹脂モールド工程の合理化を図
り、作業時間を短縮でき、さらにコストダウンが
行なえる半導体装置の製造方法を提供することに
ある。
て、その目的は、外部リードと絶縁回路基板との
位置合せを容易にするとともに、外部リードの半
田付け工程及び樹脂モールド工程の合理化を図
り、作業時間を短縮でき、さらにコストダウンが
行なえる半導体装置の製造方法を提供することに
ある。
＜問題点を解決するための手段＞
本発明は、電子回路部品を実装した絶縁回路基
板の複数の電極端子部にそれぞれリードを半田付
する半導体装置の製造方法において、前記絶縁回
路基板は個別基板が連結部を介して定ピツチに連
結されたシート状のものであつて、前記リードは
リードを定ピツチで形成したフープ状クリツプリ
ードフレームからなり、該フープ状クリツプリー
ドフレームの各リードを前記絶縁回路基板の電極
端子部に挟み込むとともに、前記絶縁回路基板の
連結部に対向するリードで前記連結部を支持し、
前記絶縁回路基板の電極端子部と前記フープ状ク
リツプリードフレームのリードを半田デイツプに
より半田付けした後前記連結部とともに、該連結
部を支持してなるリードを取り除き、前記絶縁回
路基板を個別基板ごとに単品カツトして前記フー
プ状クリツプリードフレームによる連結状態で前
記単品回路基板を樹脂モールドすることを特徴と
する。
板の複数の電極端子部にそれぞれリードを半田付
する半導体装置の製造方法において、前記絶縁回
路基板は個別基板が連結部を介して定ピツチに連
結されたシート状のものであつて、前記リードは
リードを定ピツチで形成したフープ状クリツプリ
ードフレームからなり、該フープ状クリツプリー
ドフレームの各リードを前記絶縁回路基板の電極
端子部に挟み込むとともに、前記絶縁回路基板の
連結部に対向するリードで前記連結部を支持し、
前記絶縁回路基板の電極端子部と前記フープ状ク
リツプリードフレームのリードを半田デイツプに
より半田付けした後前記連結部とともに、該連結
部を支持してなるリードを取り除き、前記絶縁回
路基板を個別基板ごとに単品カツトして前記フー
プ状クリツプリードフレームによる連結状態で前
記単品回路基板を樹脂モールドすることを特徴と
する。
＜作用＞
本発明において、絶縁回路基板は個別基板が連
結部を介して定ピツチに連結されたシート状のも
のであつて、電極端子部に接続されるリードはリ
ードを定ピツチで形成したフープ状クリツプリー
ドフレームからなるので、リードと電極端子部と
の接続の際、ピツチ合せの手間が不要で、位置合
せが容易にできる。
結部を介して定ピツチに連結されたシート状のも
のであつて、電極端子部に接続されるリードはリ
ードを定ピツチで形成したフープ状クリツプリー
ドフレームからなるので、リードと電極端子部と
の接続の際、ピツチ合せの手間が不要で、位置合
せが容易にできる。
また、フープ状クリツプリードフレームの各リ
ードを前記絶縁回路基板の電極端子部に挟むとと
もに、前記絶縁回路基板の連結部に対向するリー
ドで前記連結部を支持し、前記絶縁回路基板の電
極端子部と前記フープ状クリツプリードフレーム
のリードを半田デイツプにより半田付けするの
で、絶縁回路基板を安定に支持した状態でリード
の半田付けが一度に行なえる。又、モールド時に
おいても複数個の個別基板がフープ状クリツプリ
ードフレームで連結された状態で一度にモールド
できる。しかもフープ状クリツプリードフレーム
でそれぞれの個別基板が多連化されている為、位
置決めが容易でモールド後の寸法バラツキを小さ
くすることが可能である。
ードを前記絶縁回路基板の電極端子部に挟むとと
もに、前記絶縁回路基板の連結部に対向するリー
ドで前記連結部を支持し、前記絶縁回路基板の電
極端子部と前記フープ状クリツプリードフレーム
のリードを半田デイツプにより半田付けするの
で、絶縁回路基板を安定に支持した状態でリード
の半田付けが一度に行なえる。又、モールド時に
おいても複数個の個別基板がフープ状クリツプリ
ードフレームで連結された状態で一度にモールド
できる。しかもフープ状クリツプリードフレーム
でそれぞれの個別基板が多連化されている為、位
置決めが容易でモールド後の寸法バラツキを小さ
くすることが可能である。
＜実施例＞
以下、図面に示す実施例に基づいて本発明に係
る半導体装置の製造方法を説明する。
る半導体装置の製造方法を説明する。
まず第１図のように、個別基板１１ａ，…が連
結部１１ｃ，…を介して定ピツチに連結されたシ
ート状の絶縁回路基板１１（本実施例において個
別基板１１ａ，…は８列３段にパターン化されて
いる）に、電子回路部品（図示しない）を実装
し、絶縁回路基板１１のＶ溝カツト部１１ｂにて
ブレイクを行ない、絶縁回路基板１１を８ケの個
別基板１１ａが連結部１１ｃを介し定ピツチに一
列に連結した状態とする。また絶縁回路基板１１
には後述するフープ状クリツプリードフレームと
同一ピツチに電極端子部１２のパターンが形成さ
れる。
結部１１ｃ，…を介して定ピツチに連結されたシ
ート状の絶縁回路基板１１（本実施例において個
別基板１１ａ，…は８列３段にパターン化されて
いる）に、電子回路部品（図示しない）を実装
し、絶縁回路基板１１のＶ溝カツト部１１ｂにて
ブレイクを行ない、絶縁回路基板１１を８ケの個
別基板１１ａが連結部１１ｃを介し定ピツチに一
列に連結した状態とする。また絶縁回路基板１１
には後述するフープ状クリツプリードフレームと
同一ピツチに電極端子部１２のパターンが形成さ
れる。
次に第２図において、連結部１１ｃを介して一
列に連結された８ケの個別基板１１ａ，…のそれ
ぞれの電極端子部１２にフープ状クリツプリード
フレーム１３の各リードを挟み込むとともに、連
結部１１ｃ対向するリードで連結部１１ｃを支持
する。
列に連結された８ケの個別基板１１ａ，…のそれ
ぞれの電極端子部１２にフープ状クリツプリード
フレーム１３の各リードを挟み込むとともに、連
結部１１ｃ対向するリードで連結部１１ｃを支持
する。
ここで、フープ状クリツプリードフレーム１３
の各リードはすべて定ピツチで形成されており、
このピツチ幅は、前述のように電極端子部１２の
パターンピツチと同一である。このため、ピツチ
合せの手間が不要で、位置合せが容易にできる。
の各リードはすべて定ピツチで形成されており、
このピツチ幅は、前述のように電極端子部１２の
パターンピツチと同一である。このため、ピツチ
合せの手間が不要で、位置合せが容易にできる。
次に、個別基板１１ａを連結部１１ｃを介して
連結した絶縁回路基板１１の電極端子部１２とフ
ープ状クリツプリードフレーム１３のリード部を
半田デイツプすることにより、絶縁回路基板１１
を安定に支持した状態で、それぞれの個別基板１
１ａ，…にリード端子１３ａ，…を一度に半田付
けする。また半田付け後、不要なクリツプリード
１３ｂを取り除くとともに絶縁回路基板１１を個
別基板１１ａ，…ごとに単品カツトを行なう。
連結した絶縁回路基板１１の電極端子部１２とフ
ープ状クリツプリードフレーム１３のリード部を
半田デイツプすることにより、絶縁回路基板１１
を安定に支持した状態で、それぞれの個別基板１
１ａ，…にリード端子１３ａ，…を一度に半田付
けする。また半田付け後、不要なクリツプリード
１３ｂを取り除くとともに絶縁回路基板１１を個
別基板１１ａ，…ごとに単品カツトを行なう。
さらに第３図に示すように、キヤステイング法
等により、フープ状クリツプリードフレーム１３
で連結された状態で単品回路基板１１ａ，…をそ
れぞれ注型型枠１４内にはめ込み、樹脂１５にて
モールドする。
等により、フープ状クリツプリードフレーム１３
で連結された状態で単品回路基板１１ａ，…をそ
れぞれ注型型枠１４内にはめ込み、樹脂１５にて
モールドする。
この時、各単品回路基板１１ａの位置決めはク
リツプリードフレーム１３のタイバー部１３ｃで
容易に行なえ、また単品回路基板１１ａ，…がク
リツプリードフレーム１３で連結されているた
め、モールド後の寸法バラツキを小さくできる。
リツプリードフレーム１３のタイバー部１３ｃで
容易に行なえ、また単品回路基板１１ａ，…がク
リツプリードフレーム１３で連結されているた
め、モールド後の寸法バラツキを小さくできる。
上記のように、複数個の個別基板１１ａ，…が
連結部１１ｃを介して定ピツチに連結されたシー
ト状の絶縁回路基板１１による多連化及び前記絶
縁回路基板１１の電極端子部１２，…と同一ピツ
チのフープ状クリツプリードフレーム１３の使用
により、ピツチ合せの手間が不要で位置合せが容
易に行なえ、しかも絶縁回路基板１１を安定に支
持した状態でリード端子１３ａ，…の半田付け及
び複数個の単品回路基板１１ａ，…の樹脂モール
ドが一度に行なえるので、作業時間の短縮化が図
れる。さらにフープ状クリツプリードフレーム１
３は定ピツチのものであり作成が容易であるとと
もに、任意の箇所から使用が可能であり、非常に
無駄が無く、且つ半田デイツプ時は絶縁回路基板
の連結部を安定に支持して確実な半田付けができ
る。また樹脂モールド時の各単品回路基板１１
ａ，…の位置決めをリードフレーム１３で、多連
化された状態で行なえる為個々の完成品寸法の精
度が向上する。
連結部１１ｃを介して定ピツチに連結されたシー
ト状の絶縁回路基板１１による多連化及び前記絶
縁回路基板１１の電極端子部１２，…と同一ピツ
チのフープ状クリツプリードフレーム１３の使用
により、ピツチ合せの手間が不要で位置合せが容
易に行なえ、しかも絶縁回路基板１１を安定に支
持した状態でリード端子１３ａ，…の半田付け及
び複数個の単品回路基板１１ａ，…の樹脂モール
ドが一度に行なえるので、作業時間の短縮化が図
れる。さらにフープ状クリツプリードフレーム１
３は定ピツチのものであり作成が容易であるとと
もに、任意の箇所から使用が可能であり、非常に
無駄が無く、且つ半田デイツプ時は絶縁回路基板
の連結部を安定に支持して確実な半田付けができ
る。また樹脂モールド時の各単品回路基板１１
ａ，…の位置決めをリードフレーム１３で、多連
化された状態で行なえる為個々の完成品寸法の精
度が向上する。
＜発明の効果＞
以上述べてきたように本発明によれば、電気回
路部品を実装した絶縁回路基板の複数の電極端子
部にそれぞれリードを半田付する半導体装置の製
造方法において、前記絶縁回路基板を個別基板が
連結部を介して定ピツチに連結されたシート状に
構成するとともに、リードを定ピツチに形成した
フープ状クリツプリードフレームを使用して、外
部リードと絶縁回路基板との位置合せが容易で、
且つ絶縁回路基板の連結部を安定に支持して、外
部リードの半田付け工程及び樹脂モールド工程の
合理化を図り、作業時間が短縮できるとともに、
コストダウンが行なえるものである。
路部品を実装した絶縁回路基板の複数の電極端子
部にそれぞれリードを半田付する半導体装置の製
造方法において、前記絶縁回路基板を個別基板が
連結部を介して定ピツチに連結されたシート状に
構成するとともに、リードを定ピツチに形成した
フープ状クリツプリードフレームを使用して、外
部リードと絶縁回路基板との位置合せが容易で、
且つ絶縁回路基板の連結部を安定に支持して、外
部リードの半田付け工程及び樹脂モールド工程の
合理化を図り、作業時間が短縮できるとともに、
コストダウンが行なえるものである。
第１図乃至第３図はそれぞれ本発明の方法によ
る一実施例の工程図、第４図は従来の方法による
半導体装置の上面図、第５図は従来の方法による
半田付け工程を示す図である。 １１：絶縁回路基板、１１ａ：個別基板（単品
回路基板）、１１ｃ：連結部、１２：電極端子部、
１３：フープ状クリツプリードフレーム、１３
ａ：リード端子、１３ｂ：不要なリード、１５：
樹脂。
る一実施例の工程図、第４図は従来の方法による
半導体装置の上面図、第５図は従来の方法による
半田付け工程を示す図である。 １１：絶縁回路基板、１１ａ：個別基板（単品
回路基板）、１１ｃ：連結部、１２：電極端子部、
１３：フープ状クリツプリードフレーム、１３
ａ：リード端子、１３ｂ：不要なリード、１５：
樹脂。
Claims (1)
- １ 電気回路部品を実装した絶縁回路基板の複数
の電極端子部にそれぞれリードを半田付する半導
体装置の製造方法において、前記絶縁回路基板は
個別基板が連結部を介して定ピツチに連結された
シート状のものであつて、前記リードはリードを
定ピツチ形成したフープ状クリツプリードフレー
ムからなり、該フープ状クリツプリードフレーム
の各リードを前記絶縁回路基板の電極端子部に挟
むとともに、前記絶縁回路基板の連結部に対向す
るリードで前記連結部を支持し、前記絶縁回路基
板の電極端子部と前記フープ状クリツプリードフ
レームのリードを半田デイツプにより半田付けし
た後前記連結部とともに、該連結部を支持してな
るリードを取り除き、前記絶縁回路基板を個別基
板ごとに単品カツトして前記フープ状クリツプリ
ードフレームによる連結状態で前記単品回路基板
を樹脂モールドすることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208940A JPS6364349A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208940A JPS6364349A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364349A JPS6364349A (ja) | 1988-03-22 |
| JPH0365022B2 true JPH0365022B2 (ja) | 1991-10-09 |
Family
ID=16564650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208940A Granted JPS6364349A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364349A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5157357B2 (ja) * | 2007-10-10 | 2013-03-06 | 日亜化学工業株式会社 | 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518034A (en) * | 1978-07-25 | 1980-02-07 | Sony Corp | Method of fabricating hybrid integrated circuit |
| JPS56129355A (en) * | 1980-03-13 | 1981-10-09 | Nec Corp | Preparation of electronic parts |
| JPS5984449A (ja) * | 1982-11-05 | 1984-05-16 | Hitachi Ltd | 厚膜混成集積回路の製造方法 |
-
1986
- 1986-09-04 JP JP61208940A patent/JPS6364349A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6364349A (ja) | 1988-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0365022B2 (ja) | ||
| JPH03108745A (ja) | 半導体装置 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPS6130745B2 (ja) | ||
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH08273798A (ja) | Ｓｍｔコネクタ用コンタクトの製造方法 | |
| JPH0356031Y2 (ja) | ||
| JPS62115811A (ja) | インダクタンス装置の製造方法 | |
| JPH05308114A (ja) | 面実装型混成集積回路装置の製造方法 | |
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| JPH06188141A (ja) | 電子部品の製造方法 | |
| JPS642440Y2 (ja) | ||
| JPH0310623Y2 (ja) | ||
| JPH10229261A (ja) | 電力半導体装置 | |
| JPH0334848Y2 (ja) | ||
| JPH0538772U (ja) | 電子部品の端子取付構造 | |
| JPH0670934B2 (ja) | リード端子フレーム | |
| JPH0263111A (ja) | チップ電子部品の製造方法 | |
| JPH0526764Y2 (ja) | ||
| JP2771089B2 (ja) | モールド金型 | |
| JPS6254995A (ja) | 電気回路構成体の製造方法 | |
| JPH02155180A (ja) | 接続素子の組み立て方法および，リード構体 | |
| JPH0736476B2 (ja) | 回路モジュールの製造方法 | |
| JP2004014498A (ja) | 高平面度ヘッダコネクタ | |
| JPH04346285A (ja) | 印刷回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |