JPH0368038A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0368038A JPH0368038A JP1205207A JP20520789A JPH0368038A JP H0368038 A JPH0368038 A JP H0368038A JP 1205207 A JP1205207 A JP 1205207A JP 20520789 A JP20520789 A JP 20520789A JP H0368038 A JPH0368038 A JP H0368038A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- scan path
- processing unit
- scan
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 238000013102 re-test Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特に障害発生時に命令再
試行を行う情報処理装置に関する。
試行を行う情報処理装置に関する。
従来技術
従来、この種の情報処理装置においては、演算処理装置
の命令再試行時に正当性のチエツクが必要なソフトウェ
アビジプルレジスタ群に関係のある全てのパッケージの
フリップフロップ（以下ＦＦとする）の内容をスキャン
パスを用いて読出し、読出したＦＦの内容のうちソフト
ウェアビジプルレジスタとして必要な部分を抜出して正
当性のチエツクを行っていた。
の命令再試行時に正当性のチエツクが必要なソフトウェ
アビジプルレジスタ群に関係のある全てのパッケージの
フリップフロップ（以下ＦＦとする）の内容をスキャン
パスを用いて読出し、読出したＦＦの内容のうちソフト
ウェアビジプルレジスタとして必要な部分を抜出して正
当性のチエツクを行っていた。
この後に、読出しに使用したスキャンパスを用いてそれ
らＦＦの内容を書き戻していた。
らＦＦの内容を書き戻していた。
このような従来の情報処理装置では、演算処理装置の命
令再試行において正当性のチエツクが必要なソフトウェ
アビジプルレジスタ群の内容を読出すときに、そのソフ
トウェアビジプルレジスタ群のＦＦが存在するスキャン
パスを全てスキャンアウトしているため、ソフトウェア
ビジプルレジスタ群に関係のないＦＦの内容もスキャン
アウトすることとなり、演算処理装置の命令再試行に時
間がかかるという欠点がある。
令再試行において正当性のチエツクが必要なソフトウェ
アビジプルレジスタ群の内容を読出すときに、そのソフ
トウェアビジプルレジスタ群のＦＦが存在するスキャン
パスを全てスキャンアウトしているため、ソフトウェア
ビジプルレジスタ群に関係のないＦＦの内容もスキャン
アウトすることとなり、演算処理装置の命令再試行に時
間がかかるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、命令再試行を高速化することができる情
報処理装置の提供を目的とする。
されたもので、命令再試行を高速化することができる情
報処理装置の提供を目的とする。
発明の構成
本発明による情報処理装置は、装置内の複数のレジスタ
各々を縦続接続して構成され、診断装置からスキャンイ
ンおよびスキャンアウト自在な第１のスキャンパスを有
する情報処理装置であって、前記複数のレジスタのうち
命令再試行時に正当性の確認を必要とするレジスタ群を
縦続接続して構成された第２のスキャンパスと、前記第
１および前記第２のスキャンパスのうち一方を前記診断
装置からの指示信号に応じて選択する選択手段とを有す
ることを特徴とする。
各々を縦続接続して構成され、診断装置からスキャンイ
ンおよびスキャンアウト自在な第１のスキャンパスを有
する情報処理装置であって、前記複数のレジスタのうち
命令再試行時に正当性の確認を必要とするレジスタ群を
縦続接続して構成された第２のスキャンパスと、前記第
１および前記第２のスキャンパスのうち一方を前記診断
装置からの指示信号に応じて選択する選択手段とを有す
ることを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、診断制御装置１はスキャンパスおよび命令再
試行を制御するスキャンパス・命令再試行制御部（以下
制御部とする）〕Ｏと、演算処理装置２内のスキャンパ
ス選択のモードを切換えるフリップフロップ（以下ＦＦ
とする）１１と、演算処理装置２内のスキャンパスアド
レスを格納するスキャンパスアドレスレジスタ（以下ア
ドレスレジスタとする）１２と、スキャンデータを格納
するスキャンデータレジスタ（以下データレジスタとす
る）１３とを備えている。
において、診断制御装置１はスキャンパスおよび命令再
試行を制御するスキャンパス・命令再試行制御部（以下
制御部とする）〕Ｏと、演算処理装置２内のスキャンパ
ス選択のモードを切換えるフリップフロップ（以下ＦＦ
とする）１１と、演算処理装置２内のスキャンパスアド
レスを格納するスキャンパスアドレスレジスタ（以下ア
ドレスレジスタとする）１２と、スキャンデータを格納
するスキャンデータレジスタ（以下データレジスタとす
る）１３とを備えている。
演算処理装置２は診断制御装置１の制御によってスキャ
ンイン、スキャンアウト、命令再試行の実行を行い、装
置内のレジスタ群３が各々縦続接続されて構成されるス
キャンパス（以下スキャンパスＩとする）と、このレジ
スタ群３のうち命令再試行時に正当性のチエツクが必要
なソフトつＪアビジプルレジスタ群３１−（図の斜線部
）が各々縦続接続されて構成されるスキャンパス（以下
スキャンパス■とする）と、これらスキャンパス１とス
キャンパス■とのうち一方を選択するセレクタ４とを備
えている。
ンイン、スキャンアウト、命令再試行の実行を行い、装
置内のレジスタ群３が各々縦続接続されて構成されるス
キャンパス（以下スキャンパスＩとする）と、このレジ
スタ群３のうち命令再試行時に正当性のチエツクが必要
なソフトつＪアビジプルレジスタ群３１−（図の斜線部
）が各々縦続接続されて構成されるスキャンパス（以下
スキャンパス■とする）と、これらスキャンパス１とス
キャンパス■とのうち一方を選択するセレクタ４とを備
えている。
第２図は第１１図の演算処理装置２の構成を示すブロッ
ク図である。図において、演算処理装置２内のレジスタ
群３ａ〜３ｄは各々縦続接続されてスキャンパス（以下
各々スキャンパスＩａ−１６とする）を構成し、レジス
タＰ４３ａ〜３ｄ内のソフトウエアビジブルレジスタ７
Ｊ３１ａ、３１．ｂは各々縦続接続されてスキャンパス
（以下スキャンパスＵａとする）を構成し、ソフトウェ
アビジプルレジスタ群３１．ｃ、３１ｄは各々縦続接続
されてスキャンパス（以下スキャンパスｎｂとする）を
構成している。
ク図である。図において、演算処理装置２内のレジスタ
群３ａ〜３ｄは各々縦続接続されてスキャンパス（以下
各々スキャンパスＩａ−１６とする）を構成し、レジス
タＰ４３ａ〜３ｄ内のソフトウエアビジブルレジスタ７
Ｊ３１ａ、３１．ｂは各々縦続接続されてスキャンパス
（以下スキャンパスＵａとする）を構成し、ソフトウェ
アビジプルレジスタ群３１．ｃ、３１ｄは各々縦続接続
されてスキャンパス（以下スキャンパスｎｂとする）を
構成している。
診断制御装置１のＦＦ１１から送られてくるスキャンパ
スセレクトモードはスキャンパスセレクトモードレジス
タ（以下モードレジスタとする）６に保持され、モード
レジスタ６からセレクタ４゜５に夫々出力される。
スセレクトモードはスキャンパスセレクトモードレジス
タ（以下モードレジスタとする）６に保持され、モード
レジスタ６からセレクタ４゜５に夫々出力される。
また、診断制御装置１のアドレスレジスタ１２から送ら
れてくるスキャンパスアドレスはスキャンパスアドレス
レジスタ（以下アドレスレジスタとする）７に格納され
、アドレスレジスタ７からセレクタ５に出力される。セ
レクタ５はモードレジスタ６からのスキャンパスセレク
トモードに応じてスキャンパスＩａ〜Ｉｄとスキャンパ
スｒｌａｎｂとのうち一方を選択し、そのスキャンパス
にスキャンパスアドレスを供給する。
れてくるスキャンパスアドレスはスキャンパスアドレス
レジスタ（以下アドレスレジスタとする）７に格納され
、アドレスレジスタ７からセレクタ５に出力される。セ
レクタ５はモードレジスタ６からのスキャンパスセレク
トモードに応じてスキャンパスＩａ〜Ｉｄとスキャンパ
スｒｌａｎｂとのうち一方を選択し、そのスキャンパス
にスキャンパスアドレスを供給する。
さらに、診断制御装置１のデータレジスタ１３から送ら
れてくるスキャンデータはセレクタ４に入力され、モー
ドレジスタ６からのスキャンパスセレクトモードに応じ
てセレクタ４で選択されたスキャンパスＩａ−１６とス
キャンパス１．ａ ＩＩｂとのうち一方に供給される
。
れてくるスキャンデータはセレクタ４に入力され、モー
ドレジスタ６からのスキャンパスセレクトモードに応じ
てセレクタ４で選択されたスキャンパスＩａ−１６とス
キャンパス１．ａ ＩＩｂとのうち一方に供給される
。
ここで、第２図においてはレジスタ群３ａ〜３ｄとレジ
スタ群３ａ〜３ｄ内のソフトウェアビジプルレジスタ群
３１ａ〜３１ｄとをのみ図示しており、他のレジスタ群
およびソフトウェアビジプルレジスタ群は図示していな
い。
スタ群３ａ〜３ｄ内のソフトウェアビジプルレジスタ群
３１ａ〜３１ｄとをのみ図示しており、他のレジスタ群
およびソフトウェアビジプルレジスタ群は図示していな
い。
これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。
動作について説明する。
診断制御装置１は独自の診断制御ソフトウェアを有して
おり、この診断制御ソフトウェアにより演算処理装置２
の障害処理などを行っている。
おり、この診断制御ソフトウェアにより演算処理装置２
の障害処理などを行っている。
通常、診断制御装置１のＦ Ｆ １．１の値は“０”（
・ちり、これによりＦ Ｆ 、１−１から演算処理装置
２内のセレクタ４，５へのスキャンパスセレクトモード
も“Ｏ“となるため、セレクタ４．５では夫々スキャン
パスＩａ〜Ｉｄが選択され、スキャンイン、時にはアド
レスレジスタ１２のスキャンパスアドレスにし５たかっ
てデータレジスタ１３のスキ財ンデータがスキャンパス
Ｉ ａ、 −１ｄにスキャンでソされる。
・ちり、これによりＦ Ｆ 、１−１から演算処理装置
２内のセレクタ４，５へのスキャンパスセレクトモード
も“Ｏ“となるため、セレクタ４．５では夫々スキャン
パスＩａ〜Ｉｄが選択され、スキャンイン、時にはアド
レスレジスタ１２のスキャンパスアドレスにし５たかっ
てデータレジスタ１３のスキ財ンデータがスキャンパス
Ｉ ａ、 −１ｄにスキャンでソされる。
また、スキャンアウト時にはアドレスレジスタ１２のス
キャンパスアドレスにしたがってスキャンパスＴａ〜Ｉ
ｄのデータがデータレジスタ１３にスキャンアウトされ
る。
キャンパスアドレスにしたがってスキャンパスＴａ〜Ｉ
ｄのデータがデータレジスタ１３にスキャンアウトされ
る。
今、演算処理装置２の運用中に装置内に障害が信士し、
診断制御装置１の制御により演算処理装置°違２で命令
再試行を実行する場合には、演算処理装置２内のソフト
ウェアビジプルレジスタ群３１３−３１ｄの内容の正当
性をチエツクし、その内容をソフトウェアビジプルレジ
スタｎ ３１ ａ〜３〕ｄに書き戻さなければならない
。
診断制御装置１の制御により演算処理装置°違２で命令
再試行を実行する場合には、演算処理装置２内のソフト
ウェアビジプルレジスタ群３１３−３１ｄの内容の正当
性をチエツクし、その内容をソフトウェアビジプルレジ
スタｎ ３１ ａ〜３〕ｄに書き戻さなければならない
。
このとき、診断制御装置１は演算処理装置２内のソフト
ウ工アビジブルレジスタｎ羊３１ ａ ＝ ３ ｔｄの
内容の読出しとその内容の正当性のチエツクとその内容
の書き戻しとを行う間、ＦＦ１１の位を“１”とするこ
とにより演算処理装置２内０）スキャンパスｎａ、、Ｉ
ｌｂを有効にする。
ウ工アビジブルレジスタｎ羊３１ ａ ＝ ３ ｔｄの
内容の読出しとその内容の正当性のチエツクとその内容
の書き戻しとを行う間、ＦＦ１１の位を“１”とするこ
とにより演算処理装置２内０）スキャンパスｎａ、、Ｉ
ｌｂを有効にする。
すなわち、ＦＦ１１のスキャンパスセレクｌ−＝６−ド
を“１″とすることにより、セレクタ４，５は夫々スキ
ャンパスＵａ、Ｉｌｂを選択し、ソフトウェアビジプル
レジスタ群３１ａ〜３ ］、 ｄに対（２てのみスキャ
ンインおよびスキャンアウトを行う。
を“１″とすることにより、セレクタ４，５は夫々スキ
ャンパスＵａ、Ｉｌｂを選択し、ソフトウェアビジプル
レジスタ群３１ａ〜３ ］、 ｄに対（２てのみスキャ
ンインおよびスキャンアウトを行う。
診断制御装置１はソフトウェアビジブルレンスタ群３１
ａ〜３１ｄからスキャンアウトした内容の正当性のチ
エツクを行った後に、演算処理装置２の障害要因を除去
するために演算処理装置２のリセットを行い、正当性の
チエツクを行った内容をソフトウェアビジプルレジスタ
ｉｌ ３１ ａ〜３１ｄに書き戻して演算処理装置２に
命令再試行を実行させる。
ａ〜３１ｄからスキャンアウトした内容の正当性のチ
エツクを行った後に、演算処理装置２の障害要因を除去
するために演算処理装置２のリセットを行い、正当性の
チエツクを行った内容をソフトウェアビジプルレジスタ
ｉｌ ３１ ａ〜３１ｄに書き戻して演算処理装置２に
命令再試行を実行させる。
これにより、演算処理装置２の命令再試行を行うとき、
ソフトウェアビジプルレジスタ群３１ａ〜３１ｄに対し
てのみスキャンインおよびスキャンアウトを行うので、
ソフトウェアビジプルレジスタ群３１ａ〜３１． ｄに
関係のないレジスタ群の１１容がスキャンアウトされる
ことはなく、高速にｌ寅算処理装置２の命令再試行を行
うことができる。
ソフトウェアビジプルレジスタ群３１ａ〜３１ｄに対し
てのみスキャンインおよびスキャンアウトを行うので、
ソフトウェアビジプルレジスタ群３１ａ〜３１． ｄに
関係のないレジスタ群の１１容がスキャンアウトされる
ことはなく、高速にｌ寅算処理装置２の命令再試行を行
うことができる。
このように、演算処理装置２において夫々スキャンハス
Ｉａ−Ｉｄを構成するレジスタ群３ａ〜３ｄ内のソフト
ウェアビジプルレジスタ群３１ａ〜３１．、 ｄを縦続
接続してスキャンパスＴａ、 ＩｌｂをｔＩＮｉ成ｌ
−１演算処理装置２の命令再試行時に診断制御装置１の
Ｆ Ｆ ］−１からのスキャンパスセレクトモードに応
じてセレクタ４．５によりスキャンパスＴａ−１ｄから
スキャンパスＩｌａ、ＩＩｂに切換えるようにすること
によって、命令再試行時に正当性をチエツクする必要の
あるソ゛ノトウエアビジブルレジスタ群３１ａ〜３１ｄ
の内容のみをスキャンアウトすることができるので、余
分なレジスタ群の内容をスキャンアウトすることがなく
なり、命令再試行の実行を高速化することができる。
Ｉａ−Ｉｄを構成するレジスタ群３ａ〜３ｄ内のソフト
ウェアビジプルレジスタ群３１ａ〜３１．、 ｄを縦続
接続してスキャンパスＴａ、 ＩｌｂをｔＩＮｉ成ｌ
−１演算処理装置２の命令再試行時に診断制御装置１の
Ｆ Ｆ ］−１からのスキャンパスセレクトモードに応
じてセレクタ４．５によりスキャンパスＴａ−１ｄから
スキャンパスＩｌａ、ＩＩｂに切換えるようにすること
によって、命令再試行時に正当性をチエツクする必要の
あるソ゛ノトウエアビジブルレジスタ群３１ａ〜３１ｄ
の内容のみをスキャンアウトすることができるので、余
分なレジスタ群の内容をスキャンアウトすることがなく
なり、命令再試行の実行を高速化することができる。
発明の詳細
な説明したように本発明によれば、第１のスキャンパス
を構成する装置内の複数のレジスタのうち命令再試行時
に正当性の確認を必要とするレジスタ群を縦続接続して
第２のスキャンパスを構成し、これら第１および第２の
スキャンパスのうち一方を診断装置からの指示信号に応
じて選択するようにすることによって、命令再試行を高
速化することができるという効果がある。
を構成する装置内の複数のレジスタのうち命令再試行時
に正当性の確認を必要とするレジスタ群を縦続接続して
第２のスキャンパスを構成し、これら第１および第２の
スキャンパスのうち一方を診断装置からの指示信号に応
じて選択するようにすることによって、命令再試行を高
速化することができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の演算処理装置の構成を示すブロック図で
ある。 主要部分の符号の説明 １・・・・・・診断制御装置 ２・・・・・・演算処理装置 ３．３ａ〜３ｂ・・・・・・レジスタ群４．５・・・・
・・セレクタ １１・・・・・・フリップフロップ １２・・・・・・スキャンパス アドレスレジスタ １ ３・・・・・・スキャンデータレジスタａ 〜３１ ｂ ・・・ ・・ソフ トウエアビジプル レジスタ群
２図は第１図の演算処理装置の構成を示すブロック図で
ある。 主要部分の符号の説明 １・・・・・・診断制御装置 ２・・・・・・演算処理装置 ３．３ａ〜３ｂ・・・・・・レジスタ群４．５・・・・
・・セレクタ １１・・・・・・フリップフロップ １２・・・・・・スキャンパス アドレスレジスタ １ ３・・・・・・スキャンデータレジスタａ 〜３１ ｂ ・・・ ・・ソフ トウエアビジプル レジスタ群
Claims (1)
- （１）装置内の複数のレジスタ各々を縦続接続して構成
され、診断装置からスキャンインおよびスキャンアウト
自在な第１のスキャンパスを有する情報処理装置であっ
て、前記複数のレジスタのうち命令再試行時に正当性の
確認を必要とするレジスタ群を縦続接続して構成された
第２のスキャンパスと、前記第１および前記第２のスキ
ャンパスのうち一方を前記診断装置からの指示信号に応
じて選択する選択手段とを有することを特徴とする情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205207A JPH0368038A (ja) | 1989-08-08 | 1989-08-08 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205207A JPH0368038A (ja) | 1989-08-08 | 1989-08-08 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368038A true JPH0368038A (ja) | 1991-03-25 |
Family
ID=16503175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205207A Pending JPH0368038A (ja) | 1989-08-08 | 1989-08-08 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368038A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794857A (en) * | 1980-12-05 | 1982-06-12 | Nec Corp | Logic device |
| JPS60254331A (ja) * | 1984-05-31 | 1985-12-16 | Nec Corp | デ−タ処理システムにおける障害処理方式 |
-
1989
- 1989-08-08 JP JP1205207A patent/JPH0368038A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794857A (en) * | 1980-12-05 | 1982-06-12 | Nec Corp | Logic device |
| JPS60254331A (ja) * | 1984-05-31 | 1985-12-16 | Nec Corp | デ−タ処理システムにおける障害処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3710348A (en) | Connect modules | |
| US5280616A (en) | Logic circuit for task processing | |
| JPH0368038A (ja) | 情報処理装置 | |
| JPS6365976B2 (ja) | ||
| JPS5833965B2 (ja) | コンピュ−タ診断方法およびその装置 | |
| JPH0754467B2 (ja) | データ処理装置 | |
| CA1302580C (en) | Apparatus and method for using lockout for synchronization of access to main memory signal groups in a multiprocessor data processing system | |
| JPH01263739A (ja) | 情報処理装置 | |
| JPH04342033A (ja) | 情報処理装置 | |
| JPS6150340B2 (ja) | ||
| JPH0623977B2 (ja) | ベクトル処理装置 | |
| JP2797674B2 (ja) | 初期設定方式 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| EP0087314B1 (en) | Diagnostic system in a data processor | |
| JPH0318777A (ja) | スキヤン回路の故障診断方法 | |
| JPH0484235A (ja) | プログラム事象記録処理方式 | |
| JPH0652013A (ja) | トレース回路 | |
| JPS61272836A (ja) | スキヤンル−プ切り替え制御方式 | |
| JPH01287751A (ja) | マイクロプロセサ装置 | |
| JPH0341528A (ja) | 計算機における診断装置 | |
| JPH0782452B2 (ja) | 演算処理装置 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| Ashcraft | Microprogramming of signal processors | |
| JPH04181373A (ja) | ベクトル処理装置 | |
| JPH0388361A (ja) | 大規模集積回路 |