JPH0380390B2 - - Google Patents
Info
- Publication number
- JPH0380390B2 JPH0380390B2 JP59063053A JP6305384A JPH0380390B2 JP H0380390 B2 JPH0380390 B2 JP H0380390B2 JP 59063053 A JP59063053 A JP 59063053A JP 6305384 A JP6305384 A JP 6305384A JP H0380390 B2 JPH0380390 B2 JP H0380390B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- image signal
- arithmetic
- output
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、フアクシミリ等において光電変換素
より画信号を得る場合の画信号補正方式に関す
る。
より画信号を得る場合の画信号補正方式に関す
る。
従来、フアクシミリ等において、原稿からの反
射光をレンズで集光して光電変換素子の受光面に
結像され、この光電変換素子より画信号を得てい
るが、このようにして得られる画信号は、原稿の
中央部のレベルが周辺部のレベルより大きくな
り、いわゆるシエーデイング歪を生じる。
射光をレンズで集光して光電変換素子の受光面に
結像され、この光電変換素子より画信号を得てい
るが、このようにして得られる画信号は、原稿の
中央部のレベルが周辺部のレベルより大きくな
り、いわゆるシエーデイング歪を生じる。
このため従来、第１図に示すように、原稿１と
レンズ２との間にシエーデイング板３と称される
板を挿入し、中央部の透過光量を制限することに
より、光電変換素子４の受光面における光量が一
様になるように補正を行なつていた。なお、５は
原稿１を照射する光源である。
レンズ２との間にシエーデイング板３と称される
板を挿入し、中央部の透過光量を制限することに
より、光電変換素子４の受光面における光量が一
様になるように補正を行なつていた。なお、５は
原稿１を照射する光源である。
しかしながら、このような従来の画信号補正方
式においては、レンズ２の特性偏差および光源５
の光量分布の偏差を補正するために、各機毎にシ
エーデイング板３の調整を行なう必要があり、ま
た画信号に対するビツト単位の微細な補正は不可
能である。さらに光源５の劣化等にもとづく長期
的なシエーデイング波形の変化に追随できない等
の種々の欠点を有するものであつた。
式においては、レンズ２の特性偏差および光源５
の光量分布の偏差を補正するために、各機毎にシ
エーデイング板３の調整を行なう必要があり、ま
た画信号に対するビツト単位の微細な補正は不可
能である。さらに光源５の劣化等にもとづく長期
的なシエーデイング波形の変化に追随できない等
の種々の欠点を有するものであつた。
さらに、光源５の点火直後には光源５の温度変
化による光量の変化が大きいため、原稿１の読取
り中に原稿１からの反射光量が変化するものであ
るから、このような光量変化に対応する補正手段
を設けることも必要とされていた。
化による光量の変化が大きいため、原稿１の読取
り中に原稿１からの反射光量が変化するものであ
るから、このような光量変化に対応する補正手段
を設けることも必要とされていた。
〔発明の目的〕
本発明は、上述した点に鑑みてなされたもの
で、シエーデイング波形の補正のみならず、シエ
ーデイング波形の長期的変化および光源の短期的
な光量変化をも電気的に補正できる画信号補正方
式を提供することを目的とする。
で、シエーデイング波形の補正のみならず、シエ
ーデイング波形の長期的変化および光源の短期的
な光量変化をも電気的に補正できる画信号補正方
式を提供することを目的とする。
そこで、本発明は、画信号のシエーデイング波
形を記憶する記憶器（RAM又はROM）と、画
信号中の基準レベルを検出して記憶する基準レベ
ル検出回路と、補正用演算ROMとを備え、画信
号と記憶器の出力とを演算ROMに入力してシエ
ーデイング補正を行ない、次いでこの演算ROM
よりの出力画信号と基準レベル検出回路の出力信
号とを再びこの演算ROMに入力することにより
レベル補正を行なうようになされた補正方式によ
つて上記目的を達成した。
形を記憶する記憶器（RAM又はROM）と、画
信号中の基準レベルを検出して記憶する基準レベ
ル検出回路と、補正用演算ROMとを備え、画信
号と記憶器の出力とを演算ROMに入力してシエ
ーデイング補正を行ない、次いでこの演算ROM
よりの出力画信号と基準レベル検出回路の出力信
号とを再びこの演算ROMに入力することにより
レベル補正を行なうようになされた補正方式によ
つて上記目的を達成した。
第２図は、本発明に適用される画信号補正回路
の一実施例をブロツク図で示したものであり、６
はＡ／Ｄ変換器、７はシエーデイング波形を記憶
するRAM、８および９はセレクタ、１０，１
１，１２および１３はフリツプフロツプ構成のラ
ツチ、１４は演算ROM、１５は画信号の基準レ
ベルを検出して記憶する基準レベル検出回路、１
６はカウンタである。
の一実施例をブロツク図で示したものであり、６
はＡ／Ｄ変換器、７はシエーデイング波形を記憶
するRAM、８および９はセレクタ、１０，１
１，１２および１３はフリツプフロツプ構成のラ
ツチ、１４は演算ROM、１５は画信号の基準レ
ベルを検出して記憶する基準レベル検出回路、１
６はカウンタである。
上記の構成において、まず原稿１の挿入直前に
背面ローラ（図示せず）から白レベルをレンズ２
を介して光電変換素子４で読取り、Ａ／Ｄ変換器
６を介してRAM７にシエーデイング波形として
記憶しておく。このシエーデイング波形は第３図
ａの曲線Ｓとして示されている。また演算ROM
１４にはアドレスの上位６ビツトをＡ、下位６ビ
ツトをＢとして、Ａ／Ｂ×32の演算結果が書きこ
まれている。次に原稿１を挿入して、光電変換素
子４より第３図ａの曲線Ｐで示されている画信号
を得るが、この画信号はＡ／Ｄ変換器６、サレク
タ８、ラツチ１０を介して演算ROM１４に入力
される。またRAM７より読出されたシエーデイ
ング波形をあらわす出力信号は、セレクタ９、ラ
ツチ１１を介して演算ROM１４に入力され、演
算ROM１４において（画信号）／（RAMの出
力信号）×32の計算が行なわれる。この計算によ
つて、シエーデイング補正が行なわれ、演算
ROM１４の第１回目の出力は、第３図ｂに示さ
れているように、シエーデイング歪の除去された
一様なものとなる。この演算ROM１４の第１回
目の出力は、セレクタ８、ラツチ１０を介して再
び演算ROM１４に入力される。また演算ROM
１４の第１回目の出力は、ラツチ１２を介して基
準レベル検出回路１５に加えられ、この基準レベ
ル検出回路１５より出力される第３図ｃに示され
ているような演算ROM１４の第１回目の出力の
基準レベルをあらわす出力信号がセレクタ９、ラ
ツチ１１を介して演算ROM１４に入力され、演
算ROM１４において（演算ROM１４の第１回
目の出力）／（基準レベル検出回路１５の出力）
×32の計算が行なわれる。この第２回目の計算に
よつて、第３図ｄに示すように、原稿の白レベル
が補正されて32となつた画信号が演算ROM１４
より得られ、ラツチ１３を介して外部に出力され
る。
背面ローラ（図示せず）から白レベルをレンズ２
を介して光電変換素子４で読取り、Ａ／Ｄ変換器
６を介してRAM７にシエーデイング波形として
記憶しておく。このシエーデイング波形は第３図
ａの曲線Ｓとして示されている。また演算ROM
１４にはアドレスの上位６ビツトをＡ、下位６ビ
ツトをＢとして、Ａ／Ｂ×32の演算結果が書きこ
まれている。次に原稿１を挿入して、光電変換素
子４より第３図ａの曲線Ｐで示されている画信号
を得るが、この画信号はＡ／Ｄ変換器６、サレク
タ８、ラツチ１０を介して演算ROM１４に入力
される。またRAM７より読出されたシエーデイ
ング波形をあらわす出力信号は、セレクタ９、ラ
ツチ１１を介して演算ROM１４に入力され、演
算ROM１４において（画信号）／（RAMの出
力信号）×32の計算が行なわれる。この計算によ
つて、シエーデイング補正が行なわれ、演算
ROM１４の第１回目の出力は、第３図ｂに示さ
れているように、シエーデイング歪の除去された
一様なものとなる。この演算ROM１４の第１回
目の出力は、セレクタ８、ラツチ１０を介して再
び演算ROM１４に入力される。また演算ROM
１４の第１回目の出力は、ラツチ１２を介して基
準レベル検出回路１５に加えられ、この基準レベ
ル検出回路１５より出力される第３図ｃに示され
ているような演算ROM１４の第１回目の出力の
基準レベルをあらわす出力信号がセレクタ９、ラ
ツチ１１を介して演算ROM１４に入力され、演
算ROM１４において（演算ROM１４の第１回
目の出力）／（基準レベル検出回路１５の出力）
×32の計算が行なわれる。この第２回目の計算に
よつて、第３図ｄに示すように、原稿の白レベル
が補正されて32となつた画信号が演算ROM１４
より得られ、ラツチ１３を介して外部に出力され
る。
第４図は第２図の回路の動作をあらわすタイミ
ングチヤートを示し、第４図ａはＡ／Ｄ変換器６
の出力画信号を、第４図ｂはセレクタ８，９の動
作を、第４図ｃはラツチ１０，１１の動作を、第
４図ｄは演算ROM１４のアドレスを、第４図ｅ
は演算ROM１４の出力をそれぞれ示す。セレク
タ８，９は１画素の長さを２等分し、その前半は
Ａ，Ｂを選択する。なお、Ａ，Ｂはシエーデイン
グ補正の場合を、A′，B′はレベル補正の場合を
それぞれ示す。Ａ，Ｂはラツチ１０，１１で1/2
画素分遅延された後、演算ROM１４の後半アド
レスになる。第１回目の演算によつて演算ROM
１４からＡ／Ｂ×32の計算結果A′が出力される。
基準レベル検出回路１５は、この演算ROM１４
の出力A′が入力されると、このA′のうちの定め
られた範囲内で最大のA′を基準レベルB′として
記憶する。B′は原稿の白レベルをあらわし、
B′の変化は短期的な光源の光量変化をあらわす。
セレクタ８，９がそれぞれA′，B′を選択すると、
ラツチ１０，１１で1/2画素分遅延された後、演
算ROM１４の前半アドレスになる。第２回目の
演算によつて演算ROM１４からはA′／B′×32の
計算結果ｃが出力され、このｃは補正後の画信号
としてラツチ１３を介して外部へ出力される。こ
の場合、ラツチ１２は演算ROM１４の出力のう
ちA′を、ラツチ１３は演算ROM１４の出力のう
ちのｃをそれぞれ保持するためのものである。
ングチヤートを示し、第４図ａはＡ／Ｄ変換器６
の出力画信号を、第４図ｂはセレクタ８，９の動
作を、第４図ｃはラツチ１０，１１の動作を、第
４図ｄは演算ROM１４のアドレスを、第４図ｅ
は演算ROM１４の出力をそれぞれ示す。セレク
タ８，９は１画素の長さを２等分し、その前半は
Ａ，Ｂを選択する。なお、Ａ，Ｂはシエーデイン
グ補正の場合を、A′，B′はレベル補正の場合を
それぞれ示す。Ａ，Ｂはラツチ１０，１１で1/2
画素分遅延された後、演算ROM１４の後半アド
レスになる。第１回目の演算によつて演算ROM
１４からＡ／Ｂ×32の計算結果A′が出力される。
基準レベル検出回路１５は、この演算ROM１４
の出力A′が入力されると、このA′のうちの定め
られた範囲内で最大のA′を基準レベルB′として
記憶する。B′は原稿の白レベルをあらわし、
B′の変化は短期的な光源の光量変化をあらわす。
セレクタ８，９がそれぞれA′，B′を選択すると、
ラツチ１０，１１で1/2画素分遅延された後、演
算ROM１４の前半アドレスになる。第２回目の
演算によつて演算ROM１４からはA′／B′×32の
計算結果ｃが出力され、このｃは補正後の画信号
としてラツチ１３を介して外部へ出力される。こ
の場合、ラツチ１２は演算ROM１４の出力のう
ちA′を、ラツチ１３は演算ROM１４の出力のう
ちのｃをそれぞれ保持するためのものである。
以上の説明で明らかなように、本発明による画
信号補正方式においては、演算ROM１４を２回
使用するようになされているから、単一の演算
ROM１４によつてシエーデイング補正と、光源
の光量変化および原稿の白レベルの補正とを行な
うことができる。
信号補正方式においては、演算ROM１４を２回
使用するようになされているから、単一の演算
ROM１４によつてシエーデイング補正と、光源
の光量変化および原稿の白レベルの補正とを行な
うことができる。
本発明による画信号補正方式によれば、シエー
デイング板３を必要としないので、各機毎にシエ
ーデイング板３の調整を必要とするという従来の
画信号補正方式の有する欠点を解消できるのみで
なく、RAM７に１ビツト単位の信号としてシエ
ーデイング波形が記憶されるため、ビツト単位の
微細な補正が可能になる。また光源５の劣化によ
る長期的な光量変化が生じても、原稿挿入ごとに
シエーデイング波形を読取るようにしているの
で、長期的なシエーデイング波形の変化を補正で
きる。さらに、短期的な光量変化および原稿の白
レベルを単一の演算ROM１４を用いて補正でき
る利点がある。
デイング板３を必要としないので、各機毎にシエ
ーデイング板３の調整を必要とするという従来の
画信号補正方式の有する欠点を解消できるのみで
なく、RAM７に１ビツト単位の信号としてシエ
ーデイング波形が記憶されるため、ビツト単位の
微細な補正が可能になる。また光源５の劣化によ
る長期的な光量変化が生じても、原稿挿入ごとに
シエーデイング波形を読取るようにしているの
で、長期的なシエーデイング波形の変化を補正で
きる。さらに、短期的な光量変化および原稿の白
レベルを単一の演算ROM１４を用いて補正でき
る利点がある。
第１図は従来のシエーデイング補正方式の説明
図、第２図は本発明に適用される画信号補正回路
のブロツク図、第３図ａ〜ｄはその各部の波形
図、第４図ａ〜ｅはタイミングチヤートである。 １……原稿、２……レンズ、３……シエーデイ
ング板、４……光電変換素子、５……光源、６…
…Ａ／Ｄ変換器、７……RAM、８，９……セレ
クタ、１０，１１，１２，１３……ラツチ、１４
……演算ROM、１５……基準レベル検出回路、
１６……カウンタ。
図、第２図は本発明に適用される画信号補正回路
のブロツク図、第３図ａ〜ｄはその各部の波形
図、第４図ａ〜ｅはタイミングチヤートである。 １……原稿、２……レンズ、３……シエーデイ
ング板、４……光電変換素子、５……光源、６…
…Ａ／Ｄ変換器、７……RAM、８，９……セレ
クタ、１０，１１，１２，１３……ラツチ、１４
……演算ROM、１５……基準レベル検出回路、
１６……カウンタ。
Claims (1)
- １ 光電変換素子より出力される画信号のシエー
デイング波形を記憶する記憶器と、入力される画
信号の基準レベルを検出して記憶する基準レベル
検出回路と、演算ROMとを備え、前記光電変換
素子より出力される画信号と前記記憶器より読出
された出力信号とを前記演算ROMに入力して演
算を行ない、該演算ROMよりシエーデイング補
正のなされた第１の出力信号を得、次いで該第１
の出力信号を前記基準レベル検出回路に印加して
これより前記第１の出力信号の基準レベルをあら
わす検出信号を得、該検出信号と前記第１の出力
信号とを前記演算ROMに入力して演算を行なう
ことにより、該演算ROMよりシエーデイング補
正およびレベル補正のなされた第２の出力信号を
得ることを特徴とする画信号補正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063053A JPS60206369A (ja) | 1984-03-30 | 1984-03-30 | 画信号補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063053A JPS60206369A (ja) | 1984-03-30 | 1984-03-30 | 画信号補正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206369A JPS60206369A (ja) | 1985-10-17 |
| JPH0380390B2 true JPH0380390B2 (ja) | 1991-12-24 |
Family
ID=13218204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59063053A Granted JPS60206369A (ja) | 1984-03-30 | 1984-03-30 | 画信号補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206369A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62155675A (ja) * | 1985-11-28 | 1987-07-10 | Matsushita Electric Ind Co Ltd | 信号補正回路 |
-
1984
- 1984-03-30 JP JP59063053A patent/JPS60206369A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60206369A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748515A (en) | Video output signal correcting method and apparatus | |
| JPH0449830B2 (ja) | ||
| JPS60206369A (ja) | 画信号補正方式 | |
| JPH0354509B2 (ja) | ||
| JPH0249589B2 (ja) | ||
| JPS63228882A (ja) | 画像信号処理方式 | |
| JPH0511463B2 (ja) | ||
| JPH02254864A (ja) | イメージ入力装置 | |
| JP2513628B2 (ja) | 画像処理装置 | |
| JPS6243265A (ja) | シエ−デイング補正回路 | |
| JP2541929B2 (ja) | 画像読取装置 | |
| JPH0828793B2 (ja) | 画像入力装置 | |
| JPS62200872A (ja) | 撮像素子出力信号補正装置 | |
| JPH057913B2 (ja) | ||
| JP2601468B2 (ja) | 画像形成装置 | |
| JPS60254876A (ja) | シエ−デイング補正装置 | |
| JP2644734B2 (ja) | 画像読み取り装置 | |
| JPH0514714A (ja) | 画像データ入力装置 | |
| JPS589469A (ja) | 画信号補正方式 | |
| JPH02265378A (ja) | 画像読取装置 | |
| JPS6161559A (ja) | 情報読取装置 | |
| JPH022348B2 (ja) | ||
| JPS61123361A (ja) | 画像読取装置 | |
| JPS61135276A (ja) | シエ−デイング補正装置 | |
| JPH05308519A (ja) | シェーデイング補正装置 |