JPH04113440U - フイルムキヤリア - Google Patents
フイルムキヤリアInfo
- Publication number
- JPH04113440U JPH04113440U JP2532391U JP2532391U JPH04113440U JP H04113440 U JPH04113440 U JP H04113440U JP 2532391 U JP2532391 U JP 2532391U JP 2532391 U JP2532391 U JP 2532391U JP H04113440 U JPH04113440 U JP H04113440U
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wiring board
- holding portion
- pull
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの入出力端子とプルアップ抵抗
との距離を近づけるとともに、配線基板上の部品数を削
減し、配線基板上の実装面積を拡大する。 【構成】 リードフレーム3は保持部分3aと保持部分
3bとからなる。保持部分3aは半導体チップ1の補正
すべき信号の入出力端子に接続されるリード2を保持す
る。保持部分3bは配線基板5の電源線7に接続された
リード2を保持する。保持部分3a,3bは夫々内部に
設けられた導体層で接続されている。保持部分3a内部
に設けられたプルアップ抵抗体の一面は保持部分3a内
の導体層およびリード2を介して半導体チップ1に接続
されている。プルアップ抵抗体の他面は保持部分3a,
3b内部の導体層とリード2とを介して配線基板5の電
源線7に接続されている。
との距離を近づけるとともに、配線基板上の部品数を削
減し、配線基板上の実装面積を拡大する。 【構成】 リードフレーム3は保持部分3aと保持部分
3bとからなる。保持部分3aは半導体チップ1の補正
すべき信号の入出力端子に接続されるリード2を保持す
る。保持部分3bは配線基板5の電源線7に接続された
リード2を保持する。保持部分3a,3bは夫々内部に
設けられた導体層で接続されている。保持部分3a内部
に設けられたプルアップ抵抗体の一面は保持部分3a内
の導体層およびリード2を介して半導体チップ1に接続
されている。プルアップ抵抗体の他面は保持部分3a,
3b内部の導体層とリード2とを介して配線基板5の電
源線7に接続されている。
Description
【0001】
本考案はフィルムキャリアに関し、特に入出力端子のプルアップを必要とする
半導体チップを配線基板に接続するためのフィルムキャリアにおけるプルアップ
抵抗の実装方法に関する。
【0002】
従来、この種のプルアップ抵抗の実装方法としては、図6に示すように、半導
体チップ1をフィルムキャリアのリード2の一端に接続し、リード2の他端を配
線基板5の信号配線6に接続し、この信号配線6と予め設けた電源線7との間に
チップ抵抗13を半田付けすることによって行う方法がある。ここで、フィルム
キャリアにおいてはリードフレーム14上にリード2が保持されている。
【0003】
このような従来のプルアップ抵抗の実装方法では、半導体チップ1をリード2
を介して配線基板5に接続し、配線基板5においてリード2が接続された信号配
線6と予め設けた電源線7との間にチップ抵抗13を半田付けしていたので、半
導体チップ1の端子(図示せず)とチップ抵抗13との距離が遠くなってしまう
という問題があった。また、端子数の多い半導体チップ1の入出力を補正しよう
とすると、実装すべきチップ抵抗13の数も多くなり、配線設計しにくくなると
いう問題があった。
【0004】
本考案は上記のような従来のものの問題点を除去すべくなされたもので、半導
体チップの入出力端子とプルアップ抵抗との距離が遠くなることなく、配線基板
上の部品数を削減することができ、配線基板上の実装面積を拡大することができ
るフィルムキャリアの提供を目的とする。
【0005】
【考案の構成】
本考案によるフィルムキャリアは、半導体チップと配線基板とを接続するリー
ドと、前記リードを保持するリードフレームとからなるフィルムキャリアであっ
て、前記半導体チップのプルアップ抵抗を前記リードフレームに内蔵したことを
特徴とする。
【0006】
次に、本考案の一実施例について図面を参照して説明する。
【0007】
図1は本考案の一実施例の平面図であり、図2は図1のAA線に沿う矢視方向
の断面図であり、図3は図1のBB線に沿う矢視方向の断面図である。これらの
図において、半導体チップ1はフィルムキャリアのリード2を介して配線基板5
の信号配線6に接続されている。このリード2はリードフレーム3上に保持され
ている。リードフレーム3は半導体チップ1の補正すべき信号の入出力端子に接
続されるリード2を保持する保持部分3aと、配線基板5の電源線7に接続され
たリード2を保持する保持部分3bとからなる。
【0008】
図4は図2のリードフレーム3の保持部分3aの断面図である。図において、
リードフレーム3の保持部分3aはリード2とプルアップ抵抗体9の一面とを接
続するための導体層8と、プルアップ抵抗体9と、プルアップ抵抗体9の他面を
電源と接続するための導体層10と、樹脂フィルム11と、導体層10にスルー
ホール4を介して接続された導体層12とから構成されている。
【0009】
図5は図3のリードフレーム3の保持部分3bの断面図である。図において、
リードフレーム3の保持部分3bはリード2に接続された導体層8と、導体層8
に接続された導体層10と、樹脂フィルム11と、導体層10にスルーホール4
を介して接続された導体層12とから構成されている。この保持部分3bに保持
されたリード2は配線基板5の電源線7に接続されているので、保持部分3bに
おいてはリード2と導体層8,10とスルーホール4とを介して導体層12が直
接配線基板5の電源線7に接続されることになる。
【0010】
また、保持部分3a,3b各々の導体層12は接続されているので、プルアッ
プ抵抗体9には保持部分3aの導体層10、スルーホール4、導体層12と、保
持部分3bの導体層12、スルーホール4、導体層8,10と、リード2とを介
して直接配線基板5の電源線7から電源が供給されることになる。
【0011】
このように、半導体チップ1と配線基板5とを接続するためのリード2を保持
するリードフレーム3に、入出力端子(図示せず)にプルアップを必要とする半
導体チップ1のプルアップ抵抗体9を内蔵するようにすることによって、半導体
チップ1の入出力端子とプルアップ抵抗体9との距離を従来に比べて近くするこ
とができる。また、従来配線基板5上にあったプルアップ抵抗をリードフレーム
3内に収容するので、配線基板5上の部品数を削減することができる。これによ
り、配線基板5の小型化あるいは配線基板5上の実装面積の拡大を図ることがで
きる。
【0012】
以上説明したように本考案によれば、半導体チップと配線基板とを接続するリ
ードを保持するリードフレームに半導体チップのプルアップ抵抗を内蔵するよう
にすることによって、半導体チップの入出力端子とプルアップ抵抗との距離が遠
くなることなく、配線基板上の部品数を削減することができ、配線基板上の実装
面積を拡大することができるという効果がある。
【図1】本考案の一実施例の平面図である。
【図2】図1のAA線に沿う矢視方向の断面図である。
【図3】図1のBB線に沿う矢視方向の断面図である。
【図4】図2のリードフレームの保持部分の断面図であ
る。
る。
【図5】図2のリードフレームの保持部分の断面図であ
る。
る。
【図6】従来例の断面図である。
1 半導体チップ
2 リード
3 リードフレーム
3a,3b 保持部分
4 スルーホール
5 配線基板
7 電源線
8,10,12 導体層
9 プルアップ抵抗体
Claims (1)
- 【請求項1】 半導体チップと配線基板とを接続するリ
ードと、前記リードを保持するリードフレームとからな
るフィルムキャリアであって、前記半導体チップのプル
アップ抵抗を前記リードフレームに内蔵したことを特徴
とするフィルムキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2532391U JPH04113440U (ja) | 1991-03-22 | 1991-03-22 | フイルムキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2532391U JPH04113440U (ja) | 1991-03-22 | 1991-03-22 | フイルムキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04113440U true JPH04113440U (ja) | 1992-10-05 |
Family
ID=31910079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2532391U Pending JPH04113440U (ja) | 1991-03-22 | 1991-03-22 | フイルムキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04113440U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190144A (ja) * | 1989-12-19 | 1991-08-20 | Oki Electric Ind Co Ltd | テープキャリア方式の半導体装置 |
-
1991
- 1991-03-22 JP JP2532391U patent/JPH04113440U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190144A (ja) * | 1989-12-19 | 1991-08-20 | Oki Electric Ind Co Ltd | テープキャリア方式の半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JPH0742162U (ja) | ハイブリッドicの構造 | |
| JPH01238091A (ja) | プリント基板 | |
| JPH0299394A (ja) | メモリーカードモジュール | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPS5843780Y2 (ja) | 電気部品の接続構造 | |
| JPH04199564A (ja) | 電子部品のパッケージ構造 | |
| JPS6386462A (ja) | ソリツド・ステ−ト・リレ−の製造方法 | |
| JPS6049693U (ja) | 厚膜回路基板 | |
| JPH0380599A (ja) | 電子回路モジュール | |
| JPS60105291A (ja) | 混成集積回路装置 | |
| JPS62222644A (ja) | テ−プキヤリヤ | |
| JPH02150053A (ja) | 半導体装置 | |
| JPH04352461A (ja) | 集積回路基板の実装構造 | |
| JPS60163822U (ja) | デイレイライン | |
| JPS63237535A (ja) | 混成集積回路 | |
| JPH0593046U (ja) | 抵抗アレイ付きチップモジュール | |
| JPS6318864U (ja) | ||
| JPS5878678U (ja) | プリント基板装置 | |
| JPS63195778U (ja) | ||
| JPS5842961U (ja) | セラミツク配線基板 | |
| JPH06181287A (ja) | 半導体装置 | |
| JPH03135043A (ja) | 半導体集積回路 | |
| JPH0453148A (ja) | テープキャリア方式の半導体装置 |