JPH0423148U - - Google Patents
Info
- Publication number
- JPH0423148U JPH0423148U JP6364590U JP6364590U JPH0423148U JP H0423148 U JPH0423148 U JP H0423148U JP 6364590 U JP6364590 U JP 6364590U JP 6364590 U JP6364590 U JP 6364590U JP H0423148 U JPH0423148 U JP H0423148U
- Authority
- JP
- Japan
- Prior art keywords
- areas
- photoconductive material
- insulating layer
- layer
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims description 4
- 238000009429 electrical wiring Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
第１図は一実施例のゲートアレイにおける１つ
のＭＯＳトランジスタ部分を示す平面図、第２図
は第１図のＡ−Ａ線位置での断面図、第３図は同
実施例で配線を形成する方法を示す断面図、第４
図は同実施例に配線が形成された状態を示す平面
図、第５図は従来の配線が形成されたＭＯＳトラ
ンジスタを示す平面図、第６図は第５図のＢ−Ｂ
線位置での断面図である。 ２……基板、４……ソース領域、６……ドレイ
ン領域、８……ゲート酸化膜、１０……ゲート電
極、１２……絶縁膜、１４，１６……コンタクト
ホール、１８……スルーホール、２０……光導電
物質層、２３……マスク、２４，２６，２８……
露光により形成された配線。
のＭＯＳトランジスタ部分を示す平面図、第２図
は第１図のＡ−Ａ線位置での断面図、第３図は同
実施例で配線を形成する方法を示す断面図、第４
図は同実施例に配線が形成された状態を示す平面
図、第５図は従来の配線が形成されたＭＯＳトラ
ンジスタを示す平面図、第６図は第５図のＢ−Ｂ
線位置での断面図である。 ２……基板、４……ソース領域、６……ドレイ
ン領域、８……ゲート酸化膜、１０……ゲート電
極、１２……絶縁膜、１４，１６……コンタクト
ホール、１８……スルーホール、２０……光導電
物質層、２３……マスク、２４，２６，２８……
露光により形成された配線。
Claims (1)
- 【実用新案登録請求の範囲】 (1) チツプに半導体装置の基本セルが形成され
、基本セル上には絶縁層が形成され、絶縁層上に
は光導電物質層が形成され、この光導電物質層は
前記絶縁層のコンタクトホール又はスルーホール
を介して基本セル又は配線と接続されているゲー
トアレイ。 (2) 光導電物質層は、電気配線を行なう部分に
光が当たりそれ以外の部分には光が当たらないパ
ターンをもつマスクを用いて露光され、光が当た
つた部分が電気的配線となる請求項１に記載のゲ
ートアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6364590U JPH0423148U (ja) | 1990-06-15 | 1990-06-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6364590U JPH0423148U (ja) | 1990-06-15 | 1990-06-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423148U true JPH0423148U (ja) | 1992-02-26 |
Family
ID=31593883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6364590U Pending JPH0423148U (ja) | 1990-06-15 | 1990-06-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423148U (ja) |
-
1990
- 1990-06-15 JP JP6364590U patent/JPH0423148U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366116A3 (en) | Thin film transistor panel and manufacturing method thereof | |
| JPH02140863U (ja) | ||
| JPH0423148U (ja) | ||
| JPS5648165A (en) | Preparation of semiconductor device | |
| JPS5591827A (en) | Production of semiconductor device | |
| JPS6413762A (en) | Manufacture of solid-state image sensing device | |
| JPH03120054U (ja) | ||
| JPH01154629U (ja) | ||
| JPS5591873A (en) | Manufacture of semiconductor device | |
| JPS6439065A (en) | Thin film field-effect transistor | |
| JPH0476059U (ja) | ||
| JPH02118954U (ja) | ||
| JPS54104782A (en) | Mos type semiconductor device | |
| JPS6221558U (ja) | ||
| JPH02129742U (ja) | ||
| JPS5448182A (en) | Semiconductor integrated circuit device | |
| JPH0317651U (ja) | ||
| JPS5779670A (en) | Manufacture of semiconductor device | |
| JPS566464A (en) | Semiconductor device and manufacture thereof | |
| JPH0363930U (ja) | ||
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| JPS6037767A (ja) | 半導体装置の製造方法 | |
| JPH0412665U (ja) | ||
| JPH03101518U (ja) | ||
| JPH0436256U (ja) |