JPH0470953A - 並列処理プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パケット通信方式等における複数のプロセッ
サの間で情報信号を順次転送する際に好適な並列処理プ
ロセッサに関する。

−層詳細には、パケット信号の先頭部に形成された情報
における受信プロセッサ番号と、プロセッサに予め設定
された固有のプロセッサ番号とが比較されて、一致して
いる場合にはパケットがプロセッサの内部の演算処理部
に取り込まれ、また不一致の場合にはパケットが他のプ
ロセッサに転送されることにより、複数のプロセッサの
間における情報の伝送が高速化されるようにしたもので
ある。

［従来の技術］ 従来、パケット通信等に採用され、並列処理を行う装置
等に設けられる複数のプロセッサを第４図に示す。

この例は内部あるいは外部メモリを備えるプロセッサ２
．４．６．８が通信回線１４，１６゜ｌ８を介して接続
されている。

このプロセッサ２，４，６．８の間では周知情報（メツ
セージ信号）の蓄積送信によるパケット信号の順次転送
が行われる。

また、直接接続されないプロセッサの間で情報の伝送が
行われる場合、例えば、プロセッサ２からプロセッサ６
に情報を伝送する際には、先ず、情報が供給されたプロ
セッサ２はデータ語数をヘッダとするパケット信号を作
成して通信回線１４を介してプロセッサ４に転送される
。

プロセッサ４はパケットが入力されたことを割り込み信
号等により検知した後、パケット入力プロセスでデータ
語数分のデータをメモリの所定領域に書き込む。続いて
、プロセッサ４はメモリ領域から読み出したパケットに
付された情報を解釈し、このパケットの伝送先がプロセ
ッサ６であることを識別し、そして、メモリから再び読
み出したパケットを通信回線１６を介してプロセッサ６
に転送する。プロセッサ６はパケットが入力されたこと
を割り込み信号等により検知した後、パケット入力プロ
セスでデータ語数分のデータをメモリに書き込み、演算
処理が行われる。

［発明が解決しようとする課題］ しかしながら、上記の従来の技術に係る並列処理プロセ
ッサにおいて、通信回線で直接接続されていない、例え
ば、上記プロセッサ４ではメモリの所定領域に情報を一
時的に書き込んだ後、蓄積されている情報を読み出して
パケット情報を解釈し、このパケット信号の伝送先がプ
ロセッサ６であることを識別して通信回線１６を介して
プロセッサ６に転送している。このように直接接続され
ていないプロセッサは、直接接続されたプロセッサに比
較して、パケット信号の入出力による一連のメモリアク
セスのため処理時間が増大であり、このため処理能力が
低下して、結果的に情報の伝送速度が遅延する欠点を有
している。

本発明は係る点に鑑みてなされ、その目的は複数のプロ
セッサの間における情報の伝送を高速に行うことがてき
る優れた並列処理プロセッサを提供することにある。

［課題を解決するための手段］ 前記の課題を解決するために、本発明の並列処理プロセ
ッサは、複数のプロセッサが通信回線で接続されて、先
頭部に受信プロセッサ番号と情報語数とが形成されるパ
ケット信号を順次転送する並列処理プロセッサであって
、プロセッサに設定された固有のプロセッサ番号を記憶
保持する記憶手段と、受信プロセッサ番号とプロセッサ
番号とを比較して一致あるいは不一致の判定信号を出力
する判定手段と、一致の判定信号が供給されて、入力さ
れたパケット信号を演算処理部に取り込み、あるいは不
一致の判定信号が供給されてパケット信号を他のプロセ
ッサに転送するパケット選択手段とを備えることを特徴
とする。

［作用］ 上記のように構成される本発明の並列処理プロセッサで
は、パケット信号の先頭部に形成された情報における受
信プロセッサ番号と、プロセッサに予め設定された固有
のプロセッサ番号とが比較されて、一致している場合に
はパケットがプロセッサの内部の演算処理部に取り込ま
れ、また不一致の場合にはパケットが他のプロセッサに
転送される。この際、情報の蓄積ならびに、読み出し等
のメモリアクセス時間が低減して、結果的に複数のプロ
セッサの間における情報の伝送が高速化される。

［実施例］ 次に、本発明に係る並列処理プロセッサの実施例を、添
付図面を参照して以下詳細に説明する。

第１図は構成を示すブロック図、第２図はパケットセレ
クタを詳細に示すブロック図、第３図はパケットの構成
を示す図である。

先ず、構成を説明する。第１図において、２０は本発明
に係る並列処理プロセッサであり、この並列処理プロセ
ッサ２０には、他の図示しない並列処理プロセッサに接
続される２本づつの通信回線２２ａ、２２ｂ、２４ａ、
２４ｂが接続されている。この通信口＄　２２　ａには
パケット信号Ｐ１が入力されるとともに、並列処理プロ
セッサ２０で転送されて通信回線２４ａから送出される
。また、逆に通信回線２４ｂからはパケット信号Ｐ２が
入力されるとともに、並列処理プロセッサ２０で転送さ
れて通信回線２２ｂから送出される。

ここで並列処理プロセッサ２０には通信回線２２ａ、２
２ｂが接続される入力／出力（Ｉｌｏ）ポート２６と、
通信回線２４ａ、２４ｂが接続されるＩ１０ボート２８
が設けられ、さらに、Ｉ１０ポー）２６．２８が接続さ
れるパケットセレクタ３０と、このパケットセレクタ３
０から出力されたパケット信号Ｐ１あるいはパケット信
号Ｐ２を取り込んで所定の処理を行う演算部３２と、Ｉ
１０ボート２６．２８から出力されるパケット信号Ｐ、
あるいはパケット信号Ｐ２が供給され、この信号がその
まま転送すべきか、取り込むかの判定信号Ｓ、をパケッ
トセレクタ３０に送出するパケット判定部３４とが設け
られている。さらに、この並列処理プロセッサ２０の固
有のプロセッサ番号を記憶保持するレジスタ３６を備え
ている。

第３図にパケットセレクタ３０を詳細に示す。

このパケットセレクタ３０は１１０ポート２６に接続さ
れる人出力バッファ４２と、１１０ボート２８に接続さ
れる人出力バッファ４４と、Ｉ１０ボート２６とＩ１０
ボート２８間に設けられる人出力バッファ４６とを有し
ている。人出力バッファ４２．４４．４６は図から容易
に理解されるように夫々増幅器４２ａ、４２ｂ。

４４ａ、４４ｂ、４６ａ、４６ｂを備えており、さらに
パケット判定部３４からの判定信号Ｓと入力ポート識別
信号Ｓ２が供給されて、人出カバッファ４２，４４．４
６をパケット信号Ｐｌ　ｖ　Ｐ　ｔの取り込みあるいは
通過を指示するための切り換え信号を送出するバッファ
切換回路５０とが設けられている。

さらに、第３図にパケット信号Ｐ＋、Ｐｔの構成を示す
。このパケット信号Ｐ、、Ｐ２は先端部にデータの受信
プロセッサ番号Ａと、データ語数Ｂ、データＣが順次形
成されている。

次に上記の構成における動作を説明する。

１１０ポート２６にパケット信号Ｐ、が入力される場合
、先ず、第３図に示されるパケット信号Ｐ１の先頭部に
形成された受信プロセッサ番号Ａがパケット判定部３４
に入力される。パケット判定部３４は受信プロセッサ番
号Ａと、読み出したレジスタ３６に予め設定されている
並列処理プロセッサ２０の固有のプロセッサ番号とを比
較し、一致あるいは不一致の判定信号Ｓ１をパケットセ
レクタ３０に出力する。また同時にパケット信号Ｐ、が
Ｉ１０ポート２６から入力されたことを示す入力ポート
識別信号Ｓ、をパケットセレクタ３０に出力する。この
判定信号Ｓ１　と入力ポート識別信号Ｓｔは一つのパケ
ット信号Ｐ１の転送が終了するまで保持される。そして
、パケットセレクタ３０では判定信号Ｓ１　と入力ポー
ト識別信号Ｓ２がバッファ切換回路５０に入力される。

ここて判定信号Ｓ１が上記の一致である場合、バッファ
制御信号Ｓ７をＯＮとし、同時にバッファ制御信号Ｓｓ
、ＳｓをＯＦＦとすることにより、人出力バッファ４２
の増幅器４２ａを動作させる。すなわち、開路し、同時
に人出力バッファ４４゜４６の夫々の増幅器４４ａ、４
６ｂを未動作、すなわち、閉路する。これにより、Ｉ１
０ボート２６から入力されたパケット信号Ｐ、は入出力
バッファ４２を介して、演算部３２に供給される。また
、パケットセレクタ３０は判定信号Ｓ１が上記の不一致
の場合、バッファ制御信号Ｓ７．Ｓ＊をＯＦＦ、バッフ
ァ制御信号Ｓ、をＯＮとすることにより、人出力バッフ
ァ４６の増幅器４６ａを動作させる。すなわち、開略し
、さらに、人出力バッファ４２．４４の増幅器４２ａ、
４４ａを未動作、すなわち、閉路する。

これによりＩ１０ボート２６から入力されたパケット信
号Ｐ１は人出力バッファ４６を介してＩ１０ポート２８
から、そのまま出力される。

ここで、Ｉ１０ボート２８よりパケット信号Ｐ２が入力
される場合を説明する。　この場合、上記のパケット信
号Ｐ、と逆の動作となる。すなわち、パケット信号Ｐ２
の先頭にある受信プロセッサ番号Ａはパケット判定部３
４に入力される。パケット判定部３４は入力された受信
プロセッサ番号Ａとレジスタ３６に予め設定されている
並列処理プロセッサ２０の固有のプロセッサ番号とを比
較し、一致あるいは不一致の判定信号Ｓ、をパケットセ
レクタ３０に出力する。

また同時にパケット信号Ｐ２がＩ１０ボート２８から入
力されたことを示す入力ポート識別信号Ｓ、をパケット
セレクタ３０に出力す　る。

この判定信号ＳＩ　と入力ボート識別信　号Ｓ２は一つ
のパケット信号Ｐ２の転送が終了するまで保持される。

パケットセレクタ３０では上記判定信号Ｓ入力ボート識
別信号Ｓ２がバッファ切換回路５０に入力される。ここ
で判定信号Ｓ１が上記の一致である場合、バッファ制御
信号Ｓ、をＯＮとし、同時にバッファ制御信号Ｓ７．Ｓ
ｓをＯＦＦとすることにより、人出力バッファ４４の増
幅器４４ｂを動作させ、すなわち、開路し、同時に人出
力バッファ４４．４６の夫々の増幅器４２ａ、４６ｂを
未動作、すなわち、閉路する。これにより、Ｉ１０ポー
ト２８から入力されたパケット信号Ｐ２は人出力バッフ
ァ４４を介して、演算部３２に供給される。また、パケ
ットセレクタ３０は判定信号Ｓ１が上記の不一致の場合
、バッファ制御信号Ｓ７．Ｓ、をＯＦＦ、バッファ制御
信号Ｓ、をＯＮとすることにより、人出力バッファ４６
の増幅器４６ｂを動作、すなわち、開路し、さらに、人
出力バッファ４２．４４の増幅器４２ｂ、４４ｂを未動
作、すなわち、閉路する。これによりＩ１０ポート２８
から入力されたパケット信号Ｐ、は入出力バッファ４６
を介してＩ１０ポート２６から、そのまま出力される。

このようにして、パケット信号Ｐ、、Ｐ、の先頭部に付
されたデータの受信プロセッサ番号Ａと、プロセッサに
予め設定された固有のプロセッサ番号とを比較し、その
判定が一致している場合にはパケット信号Ｐ、、Ｐ、が
並列処理プロセッサ２０の内部の演算部３２に取り込ま
れて通常の所定の処理が行われる。また判定が不一致の
場合にはパケット信号ＰＩ、Ｐ２が演算部３２に取り込
まれることなく、そのまま人出力バッファ４６を介して
Ｉ１０ボート２６゜２８から他のプロセッサに転送され
る。この際、情報の蓄積なびに読み出し等のメモリアク
セス時間が低減して、結果的に複数のプロセッサの間に
おける情報の伝送が高速化されることになる。

なお、上記実施例において並列処理プロセッサに接続さ
れる通信回線は２本であるが、３本以上の通信回線、す
なわち、３以上のパケット信号を上記同様に判定、且つ
切り換え動作を行い、同様の作用効果を得ることもでき
る。

さらに、２本の通信回線２２ａ、２２ｂ、２４ａ、２４
ｂはデータの転送方向が異なる二つの通信路で構成され
ているが、一つの通信路のみ用いて、データを双方向に
転送する、所謂、時分割（ＴＤＭ）方式を採用して上記
同様の作用効果を得ることも本発明に含まれる。

［発明の効果］ 以上の説明から理解されるように、本発明の並列処理プ
ロセッサによれば、パケット信号の先頭部に形成された
情報における受信プロセッサ番号と、プロセッサに予め
設定された固有のプロセッサ番号とが比較されて、一致
している場合にはパケットがプロセッサの内部の演算処
理部に取り込まれ、また不一致の場合にはパケットが他
のプロセッサに転送されるため、情報の蓄積なびに読み
出し等のメモリアクセス時間が低減して、結果的に複数
のプロセッサの間における情報の伝送が高速化される利
点がある。

【図面の簡単な説明】

第１図は本発明の並列処理プロセッサの実施例の構成を
示すブロック図、 第２図は第１図に示されるパケットセレクタを詳細に示
すブロック図、 第３図は本発明の並列処理プロセッサに採用されるパケ
ット信号の構成を示す図、 第４図は従来の技術に係る並列処理プロセッサの接続図
である。 ２２ａ、２２ｂ、２４ａ、２４ｂ−−−通信回線２６．
２８・・・Ｉ１０ボート、 ３０・・・パケットセレクタ、 ３２・・・演算部、　　３４・・・パケット判定部、３
６・・・レジスタ、 ４２．４４．４６・・・人出力バッファ、４２ａ、４２
ｂ、４４ａ、４４ｂ、４６ａ、４６ｂ・・・増幅器、　
Ｐ＋、Ｐｔ・・・パケット信号、Ｓｌ・・・判定信号、
Ｓ、・・・入力ポート識別信号、Ｓｖ、Ｓ＊、Ｓ＊・・
・バッファ制御信号。 特許出願人　ブラザー工業株式会社

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセッサが通信回線で接続され、て、先
   頭部に受信プロセッサ番号と情報語数とが形成されるパ
   ケット信号を転送する並列処理プロセッサであって、 プロセッサに設定された固有のプロセッサ番号を記憶保
   持する記憶手段と、 上記受信プロセッサ番号と上記プロセッサ番号とを比較
   して一致あるいは不一致の判定信号を出力する判定手段
   と、 上記一致の判定信号が供給されて、入力されたパケット
   信号を演算処理部に取り込み、あるいは不一致の判定信
   号が供給されてパケット信号を他のプロセッサに転送す
   るパケット選択手段とを備えることを特徴とする並列処
   理プロセッサ。