JPH0618203B2 - 縦型ｐｎｐトランジスタの製造方法 - Google Patents
縦型ｐｎｐトランジスタの製造方法Info
- Publication number
- JPH0618203B2 JPH0618203B2 JP61057441A JP5744186A JPH0618203B2 JP H0618203 B2 JPH0618203 B2 JP H0618203B2 JP 61057441 A JP61057441 A JP 61057441A JP 5744186 A JP5744186 A JP 5744186A JP H0618203 B2 JPH0618203 B2 JP H0618203B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- collector
- region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体集積回路に組み込まれる縦型ＰＮＰトラ
ンジスタの改良に関する。
ンジスタの改良に関する。
(ロ)従来の技術 従来の縦型ＰＮＰトランジスタの製造方法を第３図(イ)
乃至第３図(ホ)を用いて説明する。
乃至第３図(ホ)を用いて説明する。
先ず第２図(イ)に示す如く、半導体基板(1)としてＰ型の
シリコン基板を用い、基板(1) 上に選択的にアンチモン
(Sb)をデポジットしてＮ＋型の埋込層(2)を形成し、埋
込層(2) 上および埋込層(2)を囲ぶ基板(1)表面にはボロ
ン(B)をデポジットしてコレクタ埋込層(3)と上下分離領
域(4)の下拡散層(5)を形成する。
シリコン基板を用い、基板(1) 上に選択的にアンチモン
(Sb)をデポジットしてＮ＋型の埋込層(2)を形成し、埋
込層(2) 上および埋込層(2)を囲ぶ基板(1)表面にはボロ
ン(B)をデポジットしてコレクタ埋込層(3)と上下分離領
域(4)の下拡散層(5)を形成する。
次に第２図(ロ)に示す如く、基板(1)全面に周知の気相成
長法によりＮ-型のエピタキシャル層(6)を所定厚さに形
成する。この時埋込層(2)、コレクタ埋込層(3)および下
拡散層(5)は上下方向に若干拡散される。
長法によりＮ-型のエピタキシャル層(6)を所定厚さに形
成する。この時埋込層(2)、コレクタ埋込層(3)および下
拡散層(5)は上下方向に若干拡散される。
次に第２図(ハ)に示す如く、エピタキシャル層(6)表面の
コレクタ埋込層(3)上に対応する領域に選択的にリン(P)
をイオン注入してベース領域(7)を付着する。このイオ
ン注入はリン(P) をドーズ量１０12〜１０13cm-2で加速
電圧８０〜１０００KeVで行う。
コレクタ埋込層(3)上に対応する領域に選択的にリン(P)
をイオン注入してベース領域(7)を付着する。このイオ
ン注入はリン(P) をドーズ量１０12〜１０13cm-2で加速
電圧８０〜１０００KeVで行う。
次に第２図(ニ) に示す如く、エピタキシャル層(6)表面
から上下分離領域(4)の上拡散層(8) とコレクタ導出領
域(9) を約１２００℃、３〜４時間で拡散し、同時に埋
込層(2)とコレクタ埋込層(3)及び下拡散層(5)をエピタ
キシャル層(6)内にはい上らせて拡散し、ベース領域(7)
をドライブインする。この工程で上拡散層(8)は下拡散
層(5)と連結してエピタキシャル層(6) を接合分離し、
コレクタ導出領域(9)はコレクタ埋込層(3)まで達してベ
ース領域(7) 全周を囲む。具体的には、エピタキシャル
層(6) の厚みを１３μｍとすると上拡散層(8)は約９μ
ｍの深さに拡散され、下拡散層(5)は約７μｍの深さに
はい上げられる。またボロン(B)とアンチモン(Sb) の拡
散係数の差によりコレクタ埋込層(3)は約７μｍ、埋込
層(2)は約３μｍの深さにはい上げられ、ベース領域(7)
は不純物濃度の差により上拡散層(8) より浅く約４μｍ
の深さに拡散される。
から上下分離領域(4)の上拡散層(8) とコレクタ導出領
域(9) を約１２００℃、３〜４時間で拡散し、同時に埋
込層(2)とコレクタ埋込層(3)及び下拡散層(5)をエピタ
キシャル層(6)内にはい上らせて拡散し、ベース領域(7)
をドライブインする。この工程で上拡散層(8)は下拡散
層(5)と連結してエピタキシャル層(6) を接合分離し、
コレクタ導出領域(9)はコレクタ埋込層(3)まで達してベ
ース領域(7) 全周を囲む。具体的には、エピタキシャル
層(6) の厚みを１３μｍとすると上拡散層(8)は約９μ
ｍの深さに拡散され、下拡散層(5)は約７μｍの深さに
はい上げられる。またボロン(B)とアンチモン(Sb) の拡
散係数の差によりコレクタ埋込層(3)は約７μｍ、埋込
層(2)は約３μｍの深さにはい上げられ、ベース領域(7)
は不純物濃度の差により上拡散層(8) より浅く約４μｍ
の深さに拡散される。
次に第２図(ホ)に示す如く、ベース領域(7)表面に拡散深
さ約２μｍのＰ型エミッタ領域(10)を形成し、続いて拡
散深さ約１．５μｍのＮ+型ベースコンタクト領域(11)
を形成する。尚エミッタ領域(10)はＮＰＮトランジスタ
のベース拡散工程で形成し、ベースコンタクト領域(11)
はＮＰＮトランジスタのエミッタ拡散工程で形成する。
さ約２μｍのＰ型エミッタ領域(10)を形成し、続いて拡
散深さ約１．５μｍのＮ+型ベースコンタクト領域(11)
を形成する。尚エミッタ領域(10)はＮＰＮトランジスタ
のベース拡散工程で形成し、ベースコンタクト領域(11)
はＮＰＮトランジスタのエミッタ拡散工程で形成する。
この様に形成した縦型ＰＮＰトランジスタにおいては、
活性ベースの大部分をイオン注入により形成したベース
領域(7) で形成するので、その不純物濃度が内部にドリ
フト電界を生じさせてエミッタから注入したホールを加
速する方向に働き、高い利得帯域幅積ｆＴが得られる。
また縦型ＰＮＰトランジスタのｈFEはほぼイオン注入に
より形成したベース領域(7) で決定されるので、エピタ
キシャル層(6) の比抵抗や厚さがばらついてもｈFEはあ
まりばらつかない。
活性ベースの大部分をイオン注入により形成したベース
領域(7) で形成するので、その不純物濃度が内部にドリ
フト電界を生じさせてエミッタから注入したホールを加
速する方向に働き、高い利得帯域幅積ｆＴが得られる。
また縦型ＰＮＰトランジスタのｈFEはほぼイオン注入に
より形成したベース領域(7) で決定されるので、エピタ
キシャル層(6) の比抵抗や厚さがばらついてもｈFEはあ
まりばらつかない。
尚斯る縦型ＰＮＰトランジスタは、例えば特開昭５９−
２１１２７０号公報に記載されている。
２１１２７０号公報に記載されている。
(ハ)発明が解決しようとする問題点 しかしながら、従来の製造方法では上下分離領域(4)の
上拡散層(8)と下拡散層(5)とを同時に拡散し且つその工
程でコレクタ埋込層(3)、コレクタ導出領域(9)及びベー
ス領域(7)をも同時に拡散形成している。するとこの拡
散工程では、イオン注入による低濃度のベース領域(7)
を十分深く、しかもアンチモン(Sb)とボロン(B) の拡散
係数の差で形成するコレクタ埋込層(3) を十分に深くは
い上げるために上拡散層(8) をかなり深く形成しなけれ
ばならない。さらに上拡散層(8) と下拡散層(5)とでは
上拡散層(8)の方が拡散に供給される不純物が多い状
態、具体的に言えばボロン(B) を多量に含む拡散源膜を
付着したままの状態で拡散するため、上拡散層(8)の方
が下拡散層(5)よりかなり深く拡散されてしまう。
上拡散層(8)と下拡散層(5)とを同時に拡散し且つその工
程でコレクタ埋込層(3)、コレクタ導出領域(9)及びベー
ス領域(7)をも同時に拡散形成している。するとこの拡
散工程では、イオン注入による低濃度のベース領域(7)
を十分深く、しかもアンチモン(Sb)とボロン(B) の拡散
係数の差で形成するコレクタ埋込層(3) を十分に深くは
い上げるために上拡散層(8) をかなり深く形成しなけれ
ばならない。さらに上拡散層(8) と下拡散層(5)とでは
上拡散層(8)の方が拡散に供給される不純物が多い状
態、具体的に言えばボロン(B) を多量に含む拡散源膜を
付着したままの状態で拡散するため、上拡散層(8)の方
が下拡散層(5)よりかなり深く拡散されてしまう。
従って上拡散層(8)とコレクタ導出領域(9)の横方向拡散
が大きくエピタキシャル層(6) 表面での占有面積が大で
集積度を向上できない欠点があった。
が大きくエピタキシャル層(6) 表面での占有面積が大で
集積度を向上できない欠点があった。
(ニ)問題点を解決するための手段 本発明は斯上したこれらの欠点に鑑みてなされ、上下分
離領域(4)の下拡散層(5)とコレクタ埋込層(3)とをエピ
タキシャル層(6)の厚みの半分以上深くはい上げて拡散
し、同時にベース領域(7)をコレクタ埋込層(3) に到達す
るか又は略到達するように形成した後、上下分離領域
(4) の上拡散層(8)とコレクタ導出領域(9)をそれぞれ下
拡散層(5)とコレクタ埋込層(3)に到達するように拡散す
ることにより、従来の欠点を大幅に改善した縦型ＰＮＰ
トランジスタの製造方法を提供するものである。
離領域(4)の下拡散層(5)とコレクタ埋込層(3)とをエピ
タキシャル層(6)の厚みの半分以上深くはい上げて拡散
し、同時にベース領域(7)をコレクタ埋込層(3) に到達す
るか又は略到達するように形成した後、上下分離領域
(4) の上拡散層(8)とコレクタ導出領域(9)をそれぞれ下
拡散層(5)とコレクタ埋込層(3)に到達するように拡散す
ることにより、従来の欠点を大幅に改善した縦型ＰＮＰ
トランジスタの製造方法を提供するものである。
(ホ)作用 本発明によれば、あらかじめ下拡散層(5)、コレクタ埋込
層(3)およびベース領域(7)を十分に深く拡散してから上
拡散層(8) とコレクタ導出領域(9)を浅く形成するの
で、上拡散層(8)とコレクタ導出領域(9) の横方向拡散
を抑え、集積度を向上できる。
層(3)およびベース領域(7)を十分に深く拡散してから上
拡散層(8) とコレクタ導出領域(9)を浅く形成するの
で、上拡散層(8)とコレクタ導出領域(9) の横方向拡散
を抑え、集積度を向上できる。
(ヘ)実施例 以下、本発明による縦型ＰＮＰトランジスタの製造方法
を第１図(イ)乃至第１図(ヘ)を用いて詳細に説明する。
を第１図(イ)乃至第１図(ヘ)を用いて詳細に説明する。
先ず第１図(イ)に示す如く、半導体基板(1)としてＰ型の
シリコン基板を用い、基板(1) 上に選択的にアンチモン
(b)をデポジットしてＮ＋型の埋込層(2)を形成し、埋込
層(2) 上および埋込層(2)を囲む基板(1)表面にはボロン
(B)をデポジットしてコレクタ埋込層(3)と上下分離領域
(4)の下拡散層(5)を形成する。
シリコン基板を用い、基板(1) 上に選択的にアンチモン
(b)をデポジットしてＮ＋型の埋込層(2)を形成し、埋込
層(2) 上および埋込層(2)を囲む基板(1)表面にはボロン
(B)をデポジットしてコレクタ埋込層(3)と上下分離領域
(4)の下拡散層(5)を形成する。
次に第１図(ロ)に示す如く、基板(1)全面に周知の気相成
長法によりＮ-型のエピタキシャル層(6)を約７μｍ厚に
形成する。この時埋込層(2)、コレクタ埋込層(3)及び下
拡散層(5)は上下方向に若干拡散される。
長法によりＮ-型のエピタキシャル層(6)を約７μｍ厚に
形成する。この時埋込層(2)、コレクタ埋込層(3)及び下
拡散層(5)は上下方向に若干拡散される。
次に第１図(ハ) に示す如く、エピタキシャル層(6)表面
のコレクタ埋込層(3)上に対応する領域に選択的にリン
(P)をイオン注入してベース領域(7)を付着する。このイ
オン注入はリン(P) をドーズ量１０12〜１０13cm-2で加
速電圧８０〜１００KeVで行う。
のコレクタ埋込層(3)上に対応する領域に選択的にリン
(P)をイオン注入してベース領域(7)を付着する。このイ
オン注入はリン(P) をドーズ量１０12〜１０13cm-2で加
速電圧８０〜１００KeVで行う。
次に第１図(ニ)に示す如く、基板(1)全体に約１２００
℃、２時間の熱処理を加えることにより上下分離領域
(4)の下拡散層(5)とコレクタ埋込層(3)とをエピタキシ
ャル層(6)の厚みの半分以上深くはい上げて拡散し、同
時にベース領域(7) を上拡散層(8) と同程度かそれより
深く拡散する。具体的には、下拡散層(5)とコレクタ埋
込層(3)は基板(1)表面から約５μｍはい上げて拡散し、
ベース領域(7)はエピタキシャル層(6)表面から約３μｍ
拡散する。従ってベース領域(7) はコレクタ埋込層(3)
まで完全に到達する。尚埋込層(2)も基板(1)表面から約
２μｍはい上げて拡散する。
℃、２時間の熱処理を加えることにより上下分離領域
(4)の下拡散層(5)とコレクタ埋込層(3)とをエピタキシ
ャル層(6)の厚みの半分以上深くはい上げて拡散し、同
時にベース領域(7) を上拡散層(8) と同程度かそれより
深く拡散する。具体的には、下拡散層(5)とコレクタ埋
込層(3)は基板(1)表面から約５μｍはい上げて拡散し、
ベース領域(7)はエピタキシャル層(6)表面から約３μｍ
拡散する。従ってベース領域(7) はコレクタ埋込層(3)
まで完全に到達する。尚埋込層(2)も基板(1)表面から約
２μｍはい上げて拡散する。
次に第１図(ホ) に示す如く、エピタキシャル層(6)表面
から上下分離領域(4)の上拡散層(8) とコレクタ導出領
域(9) とを同時に選択拡散し、上下分離領域(4)をエピ
タキシャル層(6)の厚みの半分より浅い位置で連結させ
てこれを接合分離する。またコレクタ導出領域(9)はコ
レクタ埋込層(3)まで達し、ベース領域(7)を完全に囲
む。
から上下分離領域(4)の上拡散層(8) とコレクタ導出領
域(9) とを同時に選択拡散し、上下分離領域(4)をエピ
タキシャル層(6)の厚みの半分より浅い位置で連結させ
てこれを接合分離する。またコレクタ導出領域(9)はコ
レクタ埋込層(3)まで達し、ベース領域(7)を完全に囲
む。
本工程は本発明の特徴とする工程で、あらかじめコレク
タ埋込層(3)と下拡散層(5)をエピタキシャル層(6) の厚
みの半分以上深くはい上げて拡散し、同時にベース領域
(7) を十分に深く拡散した後に上拡散層(8)とコレクタ
導出領域(9)を形成しているので、上拡散層(8) とコレ
クタ導出領域(9) を約３μｍと浅くでき、その拡散時間
を約１時間と短くできる。このため上拡散層(8) とコレ
クタ導出領域(9) の横方向拡散を約３μｍに抑えること
ができ、それらの表面占有面積を大幅に縮小できる。具
体的には、拡散窓の幅が４μｍであれば、下拡散層(5)
の幅が約１４μｍに形成されるのに対して上拡散層(8)
とコレクタ導出領域(9)の幅は約１０μｍに形成され
る。
タ埋込層(3)と下拡散層(5)をエピタキシャル層(6) の厚
みの半分以上深くはい上げて拡散し、同時にベース領域
(7) を十分に深く拡散した後に上拡散層(8)とコレクタ
導出領域(9)を形成しているので、上拡散層(8) とコレ
クタ導出領域(9) を約３μｍと浅くでき、その拡散時間
を約１時間と短くできる。このため上拡散層(8) とコレ
クタ導出領域(9) の横方向拡散を約３μｍに抑えること
ができ、それらの表面占有面積を大幅に縮小できる。具
体的には、拡散窓の幅が４μｍであれば、下拡散層(5)
の幅が約１４μｍに形成されるのに対して上拡散層(8)
とコレクタ導出領域(9)の幅は約１０μｍに形成され
る。
次に第１図(ヘ)に示す如く、ベース領域(7)表面に拡散深
さ約１．５μｍのＰ型エミッタ領域(10)を形成し、続い
て拡散深さ約１．０μｍのＮ+型ベースコンタクト領域
(11)を形成する。尚エミッタ領域(10)は通常のＮＰＮト
ランジスタのベース拡散工程で形成し、ベースコンタク
ト領域(11)は通常のＮＰＮトランジスタのエミッタ拡散
工程で形成する。
さ約１．５μｍのＰ型エミッタ領域(10)を形成し、続い
て拡散深さ約１．０μｍのＮ+型ベースコンタクト領域
(11)を形成する。尚エミッタ領域(10)は通常のＮＰＮト
ランジスタのベース拡散工程で形成し、ベースコンタク
ト領域(11)は通常のＮＰＮトランジスタのエミッタ拡散
工程で形成する。
この様に形成した縦型ＰＮＰトランジスタは、上拡散層
(8) を浅くできるのでエピタキシャル層(6)を薄くで
き、上下分離領域(4)がエピタキシャル層(6) の厚みの
半分より浅い位置で連結され且つ下拡散層(5)は上拡散
層(8)より幅広に形成される。またコレクタ埋込層(3)は
下拡散層(5)と同様に大きくはい上げられ且つコレクタ
導出領域(9) は上拡散層(8) と同様に浅く形成される。
そして、ベース領域(7)はコレクタ埋込層(3)に達するま
で十分に深く拡散され、コレクタ埋込層(3) とコレクタ
導出領域(9)とで完全に囲まれる。
(8) を浅くできるのでエピタキシャル層(6)を薄くで
き、上下分離領域(4)がエピタキシャル層(6) の厚みの
半分より浅い位置で連結され且つ下拡散層(5)は上拡散
層(8)より幅広に形成される。またコレクタ埋込層(3)は
下拡散層(5)と同様に大きくはい上げられ且つコレクタ
導出領域(9) は上拡散層(8) と同様に浅く形成される。
そして、ベース領域(7)はコレクタ埋込層(3)に達するま
で十分に深く拡散され、コレクタ埋込層(3) とコレクタ
導出領域(9)とで完全に囲まれる。
よって本発明によれば、コレクタ埋込層(3) とベース領
域(7) を十分に深く拡散する一方で、上拡散層(8)とコ
レクタ導出領域(9)を浅くでき、それらの横方向拡散を
抑えて表面占有面積を大幅に縮小できる。しかも上下分
離領域(4) の下拡散層(5)は上拡散層(8)より幅広に形成
するものの、下拡散層(5)とコレクタ導出領域(9)又は下
拡散層(5)とコレクタ埋込層(3)とはそれらの周端部が横
方向拡散により湾曲しており、エピタキシャル層(6) 深
部においてある程度の離間距離が保たれているので、下
拡散層(5)はエピタキシャル層(6)表面での集積度の向上
をあまり防げず、上拡散層(8)とコレクタ導出領域(9)
とを十分に近接して配置できる。よって縦型ＰＮＰトラ
ンジスタのパターンサイズを大幅に縮小できる。
域(7) を十分に深く拡散する一方で、上拡散層(8)とコ
レクタ導出領域(9)を浅くでき、それらの横方向拡散を
抑えて表面占有面積を大幅に縮小できる。しかも上下分
離領域(4) の下拡散層(5)は上拡散層(8)より幅広に形成
するものの、下拡散層(5)とコレクタ導出領域(9)又は下
拡散層(5)とコレクタ埋込層(3)とはそれらの周端部が横
方向拡散により湾曲しており、エピタキシャル層(6) 深
部においてある程度の離間距離が保たれているので、下
拡散層(5)はエピタキシャル層(6)表面での集積度の向上
をあまり防げず、上拡散層(8)とコレクタ導出領域(9)
とを十分に近接して配置できる。よって縦型ＰＮＰトラ
ンジスタのパターンサイズを大幅に縮小できる。
また本発明によれば、上拡散層(8) の拡散時間が短いの
で熱拡散によるエピタキシャル層(6) 表面の結晶欠陥が
少く、さらに下拡散層(5) を上拡散層(8) より幅広に形
成するので、多少のマスクずれがあっても完全な接合分
離が得られる。
で熱拡散によるエピタキシャル層(6) 表面の結晶欠陥が
少く、さらに下拡散層(5) を上拡散層(8) より幅広に形
成するので、多少のマスクずれがあっても完全な接合分
離が得られる。
そして本発明によれば、ベース領域(7) をコレクタ埋込
層(3) に完全に到達するように形成すると、活性ベース
の全てをイオン注入により形成した低濃度のベース領域
(7) のみで形成できるので、その一部をエピタキシャル
層(6) で形成した従来のものよりｆＴを更に向上でき、
且つエピタキシャル層(6) のばらつきによるｈFEのばら
つきがほとんど無くなる。しかもコレクタ埋込層(3) が
十分にはい上って拡散されるので、所定の低いＶCE(sa
t)が得られる。
層(3) に完全に到達するように形成すると、活性ベース
の全てをイオン注入により形成した低濃度のベース領域
(7) のみで形成できるので、その一部をエピタキシャル
層(6) で形成した従来のものよりｆＴを更に向上でき、
且つエピタキシャル層(6) のばらつきによるｈFEのばら
つきがほとんど無くなる。しかもコレクタ埋込層(3) が
十分にはい上って拡散されるので、所定の低いＶCE(sa
t)が得られる。
尚本発明の他の実施例として、ベース領域(7)の不純物濃
度を調整することによりベース領域(7)をエミッタ領域
(10)より深くコレクタ埋込層(3)の上部より浅く形成し
ても、従来例と同程度の高いｆＴとｈFE のばらつきが
少い縦型ＰＮＰトランジスタが得られる。
度を調整することによりベース領域(7)をエミッタ領域
(10)より深くコレクタ埋込層(3)の上部より浅く形成し
ても、従来例と同程度の高いｆＴとｈFE のばらつきが
少い縦型ＰＮＰトランジスタが得られる。
(ト)発明の効果 以上説明した如く、本発明によればコレクタ埋込層(3)
とベース領域(7)を十分に深く拡散できる一方で、上拡
散層(8)とコレクタ導出領域(9)を浅く形成できる。従っ
て上拡散層(8) とコレクタ導出領域(9) の横方向拡散を
抑え、それらの表面占有面積を大幅に縮小して集積度を
向上べきる利点を有する。
とベース領域(7)を十分に深く拡散できる一方で、上拡
散層(8)とコレクタ導出領域(9)を浅く形成できる。従っ
て上拡散層(8) とコレクタ導出領域(9) の横方向拡散を
抑え、それらの表面占有面積を大幅に縮小して集積度を
向上べきる利点を有する。
また上拡散層(8) の拡散時間が短いので、熱拡散による
エピタキシャル層(6) 表面の結晶欠陥が少く、トランジ
スタの雑音が低減し、さらに上拡散層(8)より下拡散層
(5)を幅広にするので、多少のマスクずれであっても完
全な接合分離が得られるという利点を有する。
エピタキシャル層(6) 表面の結晶欠陥が少く、トランジ
スタの雑音が低減し、さらに上拡散層(8)より下拡散層
(5)を幅広にするので、多少のマスクずれであっても完
全な接合分離が得られるという利点を有する。
さらに本発明を用いればベース領域(7) をコレクタ埋込
層(3) に完全に到達させることもできるので、活性ベー
スの全てもイオン注入により形成した低濃度のベース領
域(7) のみで形成できる。この結果、一部をエピタキシ
ャル層(6) で形成していた従来のものよりｆＴを更に向
上でき、且つエピタキシャル層(6) のばらつきによるｈ
FEのばらつきがほとんど無くなるという利点を有する。
層(3) に完全に到達させることもできるので、活性ベー
スの全てもイオン注入により形成した低濃度のベース領
域(7) のみで形成できる。この結果、一部をエピタキシ
ャル層(6) で形成していた従来のものよりｆＴを更に向
上でき、且つエピタキシャル層(6) のばらつきによるｈ
FEのばらつきがほとんど無くなるという利点を有する。
【図面の簡単な説明】 第１図(イ)乃至第１図(ヘ)は本発明を説明するための工程
断面図、第２図(イ)乃至第２図(ホ)は従来の縦型ＰＮＰト
ランジスタの製造方法を説明するための工程断面図であ
る。 (1)は半導体基板、(3)はコレクタ埋込層、(5)は上下分
離領域(4)の下拡散層、(6)はエピタキシャル層、(7)は
ベース領域、(8)は上下分離領域(4)の上拡散層、(9)は
コレクタ導出領域である。
断面図、第２図(イ)乃至第２図(ホ)は従来の縦型ＰＮＰト
ランジスタの製造方法を説明するための工程断面図であ
る。 (1)は半導体基板、(3)はコレクタ埋込層、(5)は上下分
離領域(4)の下拡散層、(6)はエピタキシャル層、(7)は
ベース領域、(8)は上下分離領域(4)の上拡散層、(9)は
コレクタ導出領域である。
Claims (1)
- 【請求項１】一導電型半導体基板表面に埋込層を形成す
る逆導電型の不純物を付着し、該埋込層上および前記埋
込層を囲む前記基板表面にコレクタ埋込層および上下分
離領域の下拡散層を形成する一導電型の不純物を付着す
る工程、 前記基板全面に逆導電型のエピタキシャル層を積層する
工程、 前記エピタキシャル層表面の前記コレクタ埋込層に対応
する部分にベース領域を形成する逆導電型の不純物をイ
オン注入により付着する工程、 前記基板全体に熱処理を加えて前記上下分離領域の下拡
散層が前記エピタキシャル層の厚みの半分より上までは
い上がるように拡散し、同時に前記コレクタ埋込層およ
び前記埋込層を前記エピタキシャル層内にはい上がらせ
て拡散し、且つこの熱処理によって前記イオン注入した
ベース領域の不純物を前記エピタキシャル層内に引き伸
ばし拡散して前記コレクタ埋込層に到達するか又は略到
達するように形成する工程、 前記基板表面から前記エピタキシャル層の厚みの半分よ
り上まではい上がるように引き伸ばし拡散した下拡散層
に対し、前記エピタキシャル層表面よりエピタキシャル
層の厚みの半分より浅く且つその占有面積が前記下拡散
層のものより小さくなるような前記上下分離領域の導電
型の上拡散層を拡散して前記下拡散層に到達させ、同時
にコレクタ導出領域を拡散して前記コレクタ埋込層に到
達させる工程、 前記ベース領域表面に一導電型のエミッタ領域を形成す
る工程、 前記ベース領域表面に逆導電型のベースコンタクト領域
を形成する工程とを具備することを特徴とする縦型ＰＮ
Ｐトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057441A JPH0618203B2 (ja) | 1986-03-14 | 1986-03-14 | 縦型ｐｎｐトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057441A JPH0618203B2 (ja) | 1986-03-14 | 1986-03-14 | 縦型ｐｎｐトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62214662A JPS62214662A (ja) | 1987-09-21 |
| JPH0618203B2 true JPH0618203B2 (ja) | 1994-03-09 |
Family
ID=13055744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61057441A Expired - Lifetime JPH0618203B2 (ja) | 1986-03-14 | 1986-03-14 | 縦型ｐｎｐトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618203B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019671B2 (ja) * | 1976-02-27 | 1985-05-17 | ソニー株式会社 | 半導体装置の製法 |
| JPS586168A (ja) * | 1981-07-02 | 1983-01-13 | Matsushita Electronics Corp | 半導体集積回路 |
| JPS5965465A (ja) * | 1982-10-06 | 1984-04-13 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS59194465A (ja) * | 1983-04-19 | 1984-11-05 | Sanken Electric Co Ltd | 半導体集積回路の製造方法 |
| JPS59211270A (ja) * | 1983-05-17 | 1984-11-30 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタ |
| JPS60247968A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | 半導体装置 |
| JPS6167959A (ja) * | 1984-09-11 | 1986-04-08 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-03-14 JP JP61057441A patent/JPH0618203B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62214662A (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| US4589936A (en) | Method for fabricating a semiconductor device by co-diffusion of arsenic and phosphorus | |
| EP0051534A2 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| US4136353A (en) | Bipolar transistor with high-low emitter impurity concentration | |
| GB1593937A (en) | I2l integrated circuitry | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0577297B2 (ja) | ||
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| JPH0577298B2 (ja) | ||
| KR900005562B1 (ko) | 반도체 직접회로 및 그 제조방법 | |
| JPH0618202B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0411738A (ja) | バイポーラトランジスタ | |
| JPS63202965A (ja) | 半導体装置 | |
| JPH0577300B2 (ja) | ||
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2613073B2 (ja) | 半導体装置とその製造方法 | |
| JP2749671B2 (ja) | 半導体集積回路装置 | |
| JPS62193143A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0451526A (ja) | 半導体装置およびその製造方法 | |
| JPH0577301B2 (ja) | ||
| JPS62214662A (ja) | 縦型ｐｎｐトランジスタの製造方法 | |
| JPH0638476B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |